Преобразование из 1D в 2D

Измените 1D или 2D вход к 2D матрице с заданными измерениями

Библиотека

Управление сигнала / Атрибуты Сигнала

dspsigattribs

Описание

Блок Преобразования из 1D в 2D изменяет длину-_Mi 1D вектор или _Mi-by-_Ni матрица к _Mo-by-_No матрица, где _Mo задан параметром Number of output rows, и _No задан параметром Number of output columns.

y = reshape(u,Mo,No)							% Equivalent MATLAB code

Вход изменен по столбцам, как показано в этих двух случаях ниже. Длина 6 векторов и 2 3 матрица оба изменена к тому же самому 3 2 выходная матрица.

Ошибка сгенерирована когда (_Mo *_No) ≠ (_Mi *_Ni). Таким образом, общее количество входных элементов должно быть сохранено в выводе.

Вывод является кадром, базирующимся, когда вы устанавливаете флажок Frame-based output; в противном случае вывод демонстрационный базирующийся.

Параметры

Number of output rows: Количество строк, _Mo, в выходной матрице.
Number of output columns: Количество строк, _No, в выходной матрице.
Frame-based output: Создает основанный на кадре вывод, когда выбрано.

Поддерживаемые типы данных

Порт	Поддерживаемые типы данных
Входной параметр	Плавающая точка двойной точности Плавающая точка с одинарной точностью Фиксированная точка (подписанный и без знака) Булевская переменная 8-, 16-, и 32-битные целые числа со знаком 8-, 16-, и 32-битное беззнаковое целое
Вывод	Плавающая точка двойной точности Плавающая точка с одинарной точностью Фиксированная точка (подписанный и без знака) Булевская переменная 8-, 16-, и 32-битные целые числа со знаком 8-, 16-, и 32-битное беззнаковое целое

Смотрите также

Буфер	DSP System Toolbox
Преобразуйте 2D в 1D	DSP System Toolbox
Структурируйте преобразование	DSP System Toolbox
Изменение	Simulink
Субматрица	DSP System Toolbox

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику. Для получения дополнительной информации о реализациях свойства и ограничения для генерации HDL-кода, видят Преобразование из 1D в 2D в документации HDL Coder.

Преобразование фиксированной точки
Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.

Представлено до R2006a

Документация DSP System Toolbox

Поддержка

Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.

Документация