Структурируйте преобразование

Задайте режим выборки выходного сигнала

Библиотека

Управление сигнала / Атрибуты Сигнала

dspsigattribs

Описание

Блок Frame Conversion передает вход до вывода и устанавливает выходной режим выборки на значение параметра Sampling mode of output signal, который может быть или Frame-based или Sample-based. Выходной режим выборки может также быть наследован от сигнала в Касательно (ссылочного) входного порта, который вы делаете видимыми путем установки флажка Inherit output sampling mode from <Ref> input port.

Блок Frame Conversion не вносит изменений во входной сигнал кроме режима выборки. В частности, блок не повторно буферизует или изменяет размер 2D входных параметров. Поскольку 1D векторы не могут быть базирующимся кадром, когда вход является длиной-M, 1D вектор и блок находятся в режиме Frame-based, выводом является основанный на кадре M-by-1 матрица — то есть, один канал.

Параметры

Inherit output sampling mode from <Ref> input port: Выберите, чтобы включить порт Ref, от которого блок наследовал выходной режим выборки.
Sampling mode of output signal: Задайте режим выборки выходного сигнала, Frame-based или Sample-based.

Поддерживаемые типы данных

Порт	Поддерживаемые типы данных
\in	Плавающая точка двойной точности Плавающая точка с одинарной точностью Фиксированная точка (подписался только), Булевская переменная 8-, 16-, и 32-битные целые числа со знаком 8-, 16-, и 32-битное беззнаковое целое Перечислимый
Касательно	Плавающая точка двойной точности Плавающая точка с одинарной точностью Фиксированная точка (подписался только), Булевская переменная 8-, 16-, и 32-битные целые числа со знаком 8-, 16-, и 32-битное беззнаковое целое Перечислимый
Вывод	Плавающая точка двойной точности Плавающая точка с одинарной точностью Фиксированная точка (подписался только), Булевская переменная 8-, 16-, и 32-битные целые числа со знаком 8-, 16-, и 32-битное беззнаковое целое Перечислимый

Смотрите также

Буфер	DSP System Toolbox
Проверяйте атрибуты сигнала	DSP System Toolbox
Преобразование из 1D в 2D	DSP System Toolbox
Преобразуйте 2D в 1D	DSP System Toolbox
Наследуйте сложность	DSP System Toolbox
Освободить буфер	DSP System Toolbox
Зонд	Simulink
Изменение	Simulink
Спецификация сигнала	Simulink

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику. Для получения дополнительной информации о реализациях свойства и ограничения для генерации HDL-кода, видят Преобразование Кадра.

Преобразование фиксированной точки
Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.

Представлено до R2006a

Документация DSP System Toolbox

Поддержка

Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.

Документация