Сгенерируйте испытательный стенд HDL для своего кода фильтра HDL, заданного как 'off' или 'on'. Испытательный стенд применяет сгенерированные входные стимулы для сгенерированного кода фильтра и сравнивает вывод с сохраненными результатами симуляции MATLAB^®.

Имя файла сгенерированного испытательного стенда, заданного как filtername_tb, вектор символов или скаляр строки. filtername является именем сгенерированного модуля сущности или Verilog VHDL. Можно настроить это имя путем установки свойства Name. Кодер добавляет расширение типа файла имени испытательного стенда, как задано свойствами VerilogFileExtension или VHDLFileExtension. Файл испытательного стенда расположен в папке, заданной свойством TargetDirectory.

Если вы задаете значение, которое является зарезервированным словом на выходном языке, кодер добавляет постфиксный _rsvd в это значение. Можно обновить постфиксное значение при помощи свойства ReservedWordPostfix. Для получения дополнительной информации смотрите Решение Конфликтов Зарезервированного слова HDL.

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Допуск на погрешность для сравнения испытательного стенда в битах, заданных как 4 или положительное целое число. Испытательный стенд сравнивает результаты со ссылочными сигналами. Следующая оптимизация HDL может сгенерировать код испытательного стенда, который приводит к числовым результатам, которые отличаются от результатов, приведенных исходной функцией filter:

Допуск на погрешность задает приемлемое минимальное количество битов, которыми могут отличаться числовые результаты, прежде чем испытательный стенд выдает предупреждение.

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Сгенерируйте многофайловый испытательный стенд, заданный как 'off' или 'on'. Когда это свойство установлено в 'on', кодер генерирует отдельные файлы для кода испытательного стенда, функций помощника и данных об испытательном стенде вместо одного файла. Имена файлов выведены из свойств TestBenchName и TestBenchDataPostfix. Например, если именем сгенерированного модуля сущности или Verilog VHDL является my_fir_filt, имена файлов испытательного стенда по умолчанию:

Кодер добавляет к этим именам файлов расширение типа файла, заданное свойствами VerilogFileExtension или VHDLFileExtension.

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Постфикс к имени файла данных об испытательном стенде, заданных как '_data', вектор символов или скаляр строки. Кодер генерирует файл данных испытательного стенда с именем файла, полученным путем добавления этого постфикса к значению свойства TestBenchName.

Зависимости

Это свойство применяется только, когда свойства GenerateHDLTestBench и MultifileTestBench установлены в 'on'.

Постфикс к ссылочным именам сигнала, заданным как '_ref', вектор символов или скаляр строки. Кодер применяет этот постфикс к ссылочному выходному сигналу в испытательном стенде. Кодер представляет ссылочные данные сигнала как массивы.

CONSTANT filter_out_expected : filter_in_data_log_type :=
    (
         -2.4228738523269194E-03,
         -2.0832449820793104E-03,
         6.7703446401186345E-03,...

 SIGNAL filter_out_ref                   : real := 0.0; -- double
...
 filter_out_ref <= filter_out_expected(TO_INTEGER(filter_out_addr));

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Период, в который испытательный стенд управляет входными сигналами часов высоко (1) в нс, заданном как 5 или положительная скалярная величина. Можно задать целое число или значение с плавающей точкой с двойной точностью, имеющее до 6 значительных цифр после десятичной точки.

Зависимости

Это свойство применяется только, когда свойства GenerateHDLTestBench и ForceClock установлены в 'on'.

Период, в который испытательный стенд управляет входными сигналами часов низко (0) в нс, заданном как 5 или положительная скалярная величина. Можно задать целое число или значение с плавающей точкой с двойной точностью, имеющее до 6 значительных цифр после десятичной точки.

Зависимости

Это свойство применяется только, когда свойства GenerateHDLTestBench и ForceClock установлены в 'on'.

Испытательный стенд обеспечивает входные сигналы часов, заданные как одно из следующего:

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Часы сил испытательного стенда включают входные сигналы, заданные как одно из следующего:

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Такты между deassertion сброса и утверждением часов включают, заданный как 1 или положительное целое число. Испытательный стенд ожидает это количество циклов между deasserting сигнал сброса и утверждением, что часы включают сигнал. Свойство HoldTime также применяется.

В фигуре испытательный стенд deasserts возбуждаемый высоким уровнем сигнала сигнал сброса после того, как интервал маркировал Hold Time. Испытательный стенд затем утверждает, что часы включают после дальнейшего интервала, маркировал Clock enable delay.

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Испытательный стенд обеспечивает входные сигналы сброса, заданные как одно из следующего:

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Время задержки для значений входных данных и обеспеченного сброса сигнализирует в нс, заданном как 2 или положительная скалярная величина. Испытательный стенд содержит сигналы ввода данных фильтра и обеспеченные входные сигналы сброса для интервала требуемого времени мимо возрастающего фронта синхроимпульса. Можно задать целое число или значение с плавающей точкой с двойной точностью, имеющее до 6 значительных цифр после десятичной точки.

Следующие данные показывают приложение времени задержки, _thold, для сигналов ввода данных и сброса. Сигналы обеспечены к активному, высокому и активному низко. Свойство ResetLength установлено в 2 цикла, и испытательный стенд утверждает сигнал сброса для в общей сложности 2 циклов плюс _thold.

Зависимости

Это свойство применяется только, когда свойства GenerateHDLTestBench и ForceReset установлены в 'on'.

Количество тактов, что испытательный стенд утверждает сигнал сброса, заданный как 2 или положительное целое число.

Испытательный стенд по умолчанию утверждает возбуждаемый высоким уровнем сигнала сигнал сброса для 2 тактов.

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Испытательный стенд содержит входные данные разогнанных, просачивается допустимое состояние, заданное как 'off' или 'on'. Последовательная архитектура и распределенная арифметическая архитектура реализуют внутренние тактовые частоты выше, чем входной уровень. В таких реализациях фильтра основные часы запускают циклы N (N >= 2) для каждой входной выборки. Это свойство относится к количеству тактов, что испытательный стенд содержит входные данные в допустимом состоянии.

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Инициализируйте вход испытательного стенда, заданный как одно из следующего:

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Входные стимулы применились к сгенерированному фильтру, заданному как {'impulse','step','ramp','chirp','noise'}, массив ячеек из символьных векторов или массив строк. Массив ячеек или массив строк должны быть подмножеством набора по умолчанию стимулов. Можно задать комбинации стимулов в любом порядке. Например:

generatehdl(filt,'InputDataType',numerictype(1,16,15), ...
    'GenerateHDLTestbench','on', ...
    'TestBenchStimulus',{'ramp','impulse','noise'})

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Пользовательский входной стимул, заданный как одно из следующего:

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Содействующий стимул для КИХ или БИХ-фильтров, заданных как одно из следующего:

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on', и свойство CoefficientSource установлено в 'ProcessorInterface'.

Дробный стимул задержки для односкоростных фильтров Фэрроу, заданных как одно из следующего:

Смотрите свойства генерации кода для неоплодотворенных фильтров.

Зависимости

Это свойство применяется только, когда свойство GenerateHDLTestBench установлено в 'on'.

Уровень ввел стимул для фильтров Каскадной расчески интегратора (CIC), заданных как максимальный фактор изменения уровня или целое число. Если вы не задаете TestBenchRateStimulus, кодер принимает, что фильтр разработан с максимальным ожидаемым уровнем. Фактор десятикратного уменьшения (для CIC decimators) или коэффициент интерполяции (для интерполяторов CIC) установлен в этот максимальный фактор изменения уровня.

Смотрите CIC-фильтры с плавающей ставкой.

Зависимости

Это свойство применяется только к CIC-фильтрам с плавающей ставкой, когда свойства GenerateHDLTestBench и AddRatePort установлены в 'on'.

Сгенерируйте модель Simulink HDL блоки Cosimulation, заданные как 'off' или 'on'. Сгенерированная модель Simulink содержит два HDL блоки Cosimulation: один для Mentor Graphics^® ModelSim^® и один для Cadence Incisive^®. Кодер конфигурирует эти блоки, чтобы соответствовать порту и интерфейсу типа данных выбранного фильтра. Используйте эти блоки для cosimulate ваш проект с желаемым симулятором HDL в Simulink.

Зависимости

Эта функция требует лицензии HDL Verifier™.

Сгенерируйте модель Simulink реализованного фильтра и блока HDL Cosimulation, заданного как 'none', 'ModelSim' или 'Incisive'. Когда вы устанавливаете это свойство на 'ModelSim' или 'Incisive', кодер генерирует и открывает модель Simulink. Модель содержит HDL cosimulation блок для выбранного средства моделирования и поведенческая реализация проекта фильтра. Модель применяет сгенерированные входные стимулы и сравнивает вывод средства моделирования EDA с выводом поведенческой подсистемы фильтра. Можно настроить входной стимул и допуск на погрешность с помощью тех же свойств, как вы были бы для сгенерированного испытательного стенда HDL.

Смотрите генерацию модели Simulink для Cosimulation с симулятором HDL.

Зависимости

Эта функция требует лицензии HDL Verifier.