Этот пример показывает, как выполнить верификацию модели временного интервала с помощью блоков Simulink® Design Optimization™ Model Verification. Во время верификации временного интервала программное обеспечение контролирует сигнал проверять, соответствует ли это характеристикам временного интервала, таким как характеристики переходного процесса и верхние и более низкие амплитуды, или отслеживает ссылочный сигнал.
Можно также использовать блоки от библиотек Simulink и Simulink Control Design™ Model Verification, чтобы разработать комплексную логику утверждения в течение времени - и верификация частотного диапазона и контроль сигнала. Можно создать тесты симуляции для модели с помощью инструмента Verification Manager в Signal Builder.
Открытая модель Simulink.
sys = 'sldo_model1_stepblk';
open_system(sys);
Модель включает блок Step Response, который является блоком Check Step Response Characteristics от библиотеки Simulink Design Optimization Model Verification и имеет границы переходного процесса по умолчанию.
В Редакторе Simulink нажмите Simulation> Run.
Блок утверждает многократно во время симуляции, потому что сигнал, с которым соединяется блок, нарушает заданные границы. Предупреждения утверждения появляются в командном окне MATLAB®.
Можно оптимизировать параметры модели, чтобы удовлетворить границы и устранить предупреждения утверждения. Смотрите Оптимизацию Проекта, чтобы Удовлетворить Требования Переходного процесса (графический интерфейс пользователя).