Прежде чем вы моделируете модель, используйте обнаружение мертвой логики, чтобы анализировать модель для мертвой логики. В Simulink® Design Verifier™ поиск ошибок проектирования для мертвой логики состоит из двух аналитических опций:
Обнаружение мертвой логики только. Если вы выбираете эту опцию, Simulink Design Verifier не сообщает об активных логических или нерешенных целях. Simulink Design Verifier анализирует вашу модель без с плавающей точкой к приближению преобразования рационального числа или приближению цикла с условием продолжения. Для получения дополнительной информации смотрите Приближения.
Эта опция доступна в:
Model Advisor. Смотрите Проверку На Ошибки проектирования с помощью Model Advisor.
Диалоговое окно Configuration Parameters.
Обнаружение активной логики. Активное логическое обнаружение запускается одновременно с обнаружением мертвой логики. В редких случаях активное логическое обнаружение может также найти дополнительную мертвую логику. Эта опция доступна в диалоговом окне Configuration Parameters.
Если вы не используете Model Advisor, чтобы обнаружить мертвую логику:
В Редакторе Simulink выберите Analysis> Design Verifier> Options
В диалоговом окне Configuration Parameters, на Верификаторе Проекта> панель Поиска ошибок проектирования:
Включите опцию Мертвой логики.
Очистите Идентифицирование активной логической опции, если это выбрано.
Чтобы применить эти настройки, нажмите OK и закройте диалоговое окно Configuration Parameters.
В Редакторе Simulink выберите Analysis> Design Verifier> Detect Design Errors.
В Редакторе Simulink выберите Analysis> Design Verifier> Options
В диалоговом окне Configuration Parameters, на Верификаторе Проекта> панель Поиска ошибок проектирования, включают Мертвую логику и Идентифицируют активные логические опции.
Чтобы применить эти настройки, нажмите OK и закройте диалоговое окно Configuration Parameters.
В Редакторе Simulink выберите Analysis> Design Verifier> Detect Design Errors.
Этот пример показывает, как обнаружить мертвую логику в модели sldvSlicerdemo_dead_logic в качестве примера. Обнаружение мертвой логики находит недостижимые цели в модели, которые заставляют элемент модели оставаться неактивным.
Откройте модель sldvSlicerdemo_dead_logic.
open_system('sldvSlicerdemo_dead_logic');В диалоговом окне Configuration Parameters, на Верификаторе Проекта> панель Поиска ошибок проектирования, включают опцию Мертвой логики, и ясный Идентифицируют активную логическую опцию.
Чтобы выполнить анализ поиска ошибок проектирования, в редакторе Simulink, выбирают Analysis> Design Verifier> Detect Design Errors.
Программное обеспечение анализирует модель для мертвой логики и отображает результаты в окне Results Summary. Результат показывает, что семь из целей 24 являются мертвой логикой.
Нажмите Highlight analysis results on model. Элементы модели мертвой логики подсвечены в красном.
Откройте Controller
подсистема и нажатие кнопки блок OR, подсвеченный в красном. Инспектор Результата отображает сводные данные мертвой логики.
Вход set равен 1, таким образом, input port 1 блока OR can only be true. Состояние подразумевает, что ложное условие input port 1 является мертвой логикой. Точно так же input port 2 является unreachable, когда цель никогда не выполняется и является мертвой логикой.
Чтобы просмотреть отчет детального анализа, в окне Results Summary, нажимают HTML.
Отчет отображает сводные данные всех результатов, которые являются мертвой логикой в модели.
Программное обеспечение хранит результаты детального анализа в DeadLogic field в Файлах данных Simulink Design Verifier. Можно использовать файл данных для последующего анализа результатов.