Представляет систематический подход, чтобы разработать информационный канал между аппаратной логикой (FPGA) и встраиваемым процессором с помощью SoC Blockset. Приложения часто делятся между аппаратной логикой и встраиваемым процессором на устройстве системы на чипе (SoC), чтобы встретить пропускной способности, задержке и требованиям к обработке. Вы разработаете и моделируете включение целого приложения из алгоритмов процессора FPGA &, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Вы затем подтвердите проект на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Пример показывает, как смоделировать доступы к внешней памяти от FPGA для вращения изображения ASCII-творчества. Много приложений требуют, чтобы FPGA получил доступ к памяти случайным способом согласно требованиям алгоритма. Вы изучите, как разработать генерацию адреса памяти наряду с другими основными сигналами AXI4 считать и записать определенные области памяти с помощью SoC Blockset. Вы моделируете, реализуете и проверите свой проект на оборудовании.

Основанные на пакете системы распространены в радиосвязях. Данные получены по воздуху и декодируются как дискретные пакетные данные по вычислить устройству. Для данных системных требований трудно разработать систему и реализацию непосредственно на SoC, когда это часто включает длинные итерации отладки и интегрирования на оборудовании, поскольку аппаратные эффекты трудно составлять во время проектирования. В этом примере вы разработаете основанное на пакете приложение отслеживания самолета на основе Автоматической Зависимой Широковещательной передачи Наблюдения (ADS-B) стандарт, разделенный между FPGA и встраиваемым процессором. В отличие от традиционных методов, вы моделируете проектирование приложений с интерфейсом памяти перед реализацией на оборудовании с помощью SoC Blockset, чтобы сократить время разработки. Вы затем подтвердите проект на оборудовании автоматически сгенерированным кодом из модели.

Приложения обработки видеоданных часто хранят полный кадр видеоданных, чтобы обработать кадр и изменить следующий кадр. В таких проектах кадры видео хранятся во внешней памяти, в то время как ресурсы FPGA используются, чтобы обработать те же данные. Этот пример показывает, как разработать видео приложение с вводом и выводом HDMI, выполняющим коррекцию гистограммы с помощью внешней памяти для буферизации кадра видео.

Моделируйте выполнение задачи и как сгенерировать код и запустить его на аппаратной плате SoC.

Приложения обработки видеоданных часто хранят полный кадр видеоданных, чтобы обработать кадр и изменить следующий кадр. В таких проектах кадры видео хранятся во внешней памяти, в то время как ресурсы FPGA используются, чтобы обработать те же данные. Этот пример показывает, как разработать видео приложение с вводом и выводом HDMI, выполняющим коррекцию гистограммы с помощью внешней памяти для буферизации кадра видео.

Представляет систематический подход, чтобы разработать информационный канал между аппаратной логикой (FPGA) и встраиваемым процессором с помощью SoC Blockset. Приложения часто делятся между аппаратной логикой и встраиваемым процессором на устройстве системы на чипе (SoC), чтобы встретить пропускной способности, задержке и требованиям к обработке. Вы разработаете и моделируете включение целого приложения из алгоритмов процессора FPGA &, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Вы затем подтвердите проект на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Демонстрирует, как анализировать пропускную способность памяти для приложения SoC. В интенсивно использующих память аппаратных проектах у вас может быть несколько ведущих устройств, получающих доступ к общей памяти DDR. В таких случаях важно анализировать динамическое требование всех ведущих устройств памяти, чтобы вести проект алгоритма и аппаратное требование платы для развертывания. Вы будете моделировать трафик памяти с помощью генераторов трафика Памяти и анализировать использование пропускной способности и проверять его на оборудовании.

Запишите реальные данные из оборудования для использования в симуляции.

Используйте зарегистрированные реальные данные в симуляции.

Моделируйте выполнение задачи и как сгенерировать код и запустить его на аппаратной плате SoC.

Приложения обработки видеоданных часто хранят полный кадр видеоданных, чтобы обработать кадр и изменить следующий кадр. В таких проектах кадры видео хранятся во внешней памяти, в то время как ресурсы FPGA используются, чтобы обработать те же данные. Этот пример показывает, как разработать видео приложение с вводом и выводом HDMI, выполняющим коррекцию гистограммы с помощью внешней памяти для буферизации кадра видео.

Представляет систематический подход, чтобы разработать информационный канал между аппаратной логикой (FPGA) и встраиваемым процессором с помощью SoC Blockset. Приложения часто делятся между аппаратной логикой и встраиваемым процессором на устройстве системы на чипе (SoC), чтобы встретить пропускной способности, задержке и требованиям к обработке. Вы разработаете и моделируете включение целого приложения из алгоритмов процессора FPGA &, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Вы затем подтвердите проект на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Демонстрирует, как анализировать пропускную способность памяти для приложения SoC. В интенсивно использующих память аппаратных проектах у вас может быть несколько ведущих устройств, получающих доступ к общей памяти DDR. В таких случаях важно анализировать динамическое требование всех ведущих устройств памяти, чтобы вести проект алгоритма и аппаратное требование платы для развертывания. Вы будете моделировать трафик памяти с помощью генераторов трафика Памяти и анализировать использование пропускной способности и проверять его на оборудовании.

Запишите реальные данные из оборудования для использования в симуляции.

Используйте зарегистрированные реальные данные в симуляции.