HDL Reciprocal

Вычислите обратную величину с методом приближения Ньютона-Raphson

Библиотека

HDL Coder / Операции HDL

Описание

Блок HDL Reciprocal использует итерационный метод Ньютона-Raphson, чтобы вычислить обратную величину входа блока. Метод Ньютона-Raphson использует линейную аппроксимацию, чтобы последовательно найти лучшие приближения к корням действительной функции.

Обратная величина вещественного числа $a$ задан как нуль функции:

$f (x) = \frac{1}{x} - a$

HDL Coder™ выбирает первоначальную оценку в области значений $0 < x_{0} < \frac{2}{a}$ когда это - область сходимости для функции.

Чтобы последовательно вычислить корни функции, задайте параметр Number of iterations в диалоговом окне Block Parameters. Процесс повторяется как:

$x_{i + 1} = x_{i} - \frac{f (x_{i})}{f' (x_{i})} = x_{i} + (x_{i} - a x_{i}^{2}) = x_{i} . (2 - a x_{i})$

$f' (x)$ производная функции $f (x)$ .

Следующая таблица показывает сравнение поведения симуляции HDL Reciprocal с блоком Math Reciprocal:

Math Reciprocal	HDL Reciprocal
Вычисляет обратную величину, когда 1/N при помощи HDL делит оператор (/), чтобы реализовать деление.	Использует итерационный метод Ньютона-Raphson. Блок вычисляет приближенное значение обратной величины входа блока и может дать к различным результатам симуляции по сравнению с блоком Math Reciprocal. Чтобы совпадать с результатами симуляции блоку Math Reciprocal, увеличьте число итераций для блока HDL Reciprocal.

Math Reciprocal

HDL Reciprocal

Вычисляет обратную величину, когда 1/N при помощи HDL делит оператор (/), чтобы реализовать деление.

Использует итерационный метод Ньютона-Raphson. Блок вычисляет приближенное значение обратной величины входа блока и может дать к различным результатам симуляции по сравнению с блоком Math Reciprocal.

Чтобы совпадать с результатами симуляции блоку Math Reciprocal, увеличьте число итераций для блока HDL Reciprocal.

Параметры

Number of iterations: Количество итераций Ньютона-Raphson. Значение по умолчанию равняется 3.

Порты

Блок имеет следующие порты:

Входной параметр

Поддерживаемые типы данных: фиксированная точка, целое число (подписанный или без знака), дважды, один
Минимальная битная ширина: 2
Максимальная битная ширина: 128

Вывод

Тип входных данных	Тип выходных данных
'double'	'double'
единственный	единственный
встроенное целое число	встроенное целое число
встроенная фиксированная точка	встроенная фиксированная точка
`fi` (value, 0, word_length, fraction_length)	`fi` (value, 0, word_length, word_length –fraction_length–1)
`fi` (value, 1, word_length, fraction_length)	`fi` (value, 1, word_length, word_length –fraction_length–2)

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет реализации мультицикла, которые вводят дополнительную задержку в сгенерированном коде. Чтобы видеть добавленную задержку, просмотрите сгенерированную модель или модель валидации. См. Сгенерированную Модель Модели и Валидации.

Архитектура Дополнительные циклы задержки Описание

Архитектура	Дополнительные циклы задержки	Описание
`ReciprocalNewton` (значение по умолчанию)	`Iterations` + 1	Используйте многоскоростную реализацию итеративного метода Ньютона. Выберите эту опцию, чтобы оптимизировать область. Значение по умолчанию для `Iterations` 3. Рекомендуемое значение для `Iterations` от 2 до 10. Если `Iterations` вне рекомендуемой области значений, HDL Coder отображает сообщение.
`ReciprocalNewtonSingleRate`	(`Iterations` * 2) + 1	Используйте конвейерный метод Ньютона одного уровня. Выберите эту опцию, чтобы оптимизировать скорость, или если вы хотите одну реализацию уровня. Значение по умолчанию для `Iterations` 3. Рекомендуемое значение для `Iterations` между 2 и 10. Если `Iterations` вне рекомендуемой области значений, кодер отображает сообщение.

ReciprocalNewton (значение по умолчанию)

Iterations + 1

Используйте многоскоростную реализацию итеративного метода Ньютона. Выберите эту опцию, чтобы оптимизировать область.

Значение по умолчанию для Iterations 3.

Рекомендуемое значение для Iterations от 2 до 10. Если Iterations вне рекомендуемой области значений, HDL Coder отображает сообщение.

ReciprocalNewtonSingleRate

(Iterations * 2) + 1

Используйте конвейерный метод Ньютона одного уровня. Выберите эту опцию, чтобы оптимизировать скорость, или если вы хотите одну реализацию уровня.

Значение по умолчанию для Iterations 3.

Рекомендуемое значение для Iterations между 2 и 10. Если Iterations вне рекомендуемой области значений, кодер отображает сообщение.

Свойства блока HDL

Общий
ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline.
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline.
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline.

Документация

HDL Reciprocal

Библиотека

Описание

Параметры

Порты

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Введенный в R2014b

Документация HDL Coder

Поддержка

Документация

HDL Reciprocal

Библиотека

Описание

Параметры

Порты

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Введенный в R2014b

Документация HDL Coder

Поддержка

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.