Блок подсистемы Fractional Clock Divider with DSM состоит из четырех модуляторов сигмы дельты порядков один - четыре инкапсулировавших в Селекторной различной подсистеме DSM. Выход селектора DSM управляет блоком Single Modulus Prescaler. Учитывая Delta Sigma Modulator order, активируется соответствующий модулятор сигмы дельты.
Порядок модулятора задает область значений, в которой варьируется значение счетчика N. Для модулятора сигмы дельты th-порядка n N варьируется по 2n различные значения. Это изменение достигается путем интеграции изменений в дробной части (.FF) от предыдущего цикла и квантования дифференциальных изменений.
Общая форма передаточной функции для модулятора сигмы дельты n-го порядка:
где
E(z) вычисляется путем вычитания значения входа X(z) в существующем цикле от его значения в предыдущем цикле. Другими словами, E(z) является формой цифровой фильтрации highpass.
Модуляторы высшего порядка уменьшают первичные дробные шпоры путем чередования N в большей области значений целочисленных значений. В результате дробные шпоры продвинуты к более высоким частотам в спектре частоты и могут быть отфильтрованы эффективнее контурным фильтром в системе PLL.
Например, если модулятор сигмы дельты третьего порядка активируется, N варьируется более чем 8 различных значений, которые могут расположиться от (N-3) к (N +4).
Последовательность модулятора сигмы Delta
| Порядок модулятора | Область значений | Последовательность DSM |
| 1-й | 0, 1 | N, N +1 |
| 2-й | -1, 0, 1, 2 | N-1, N, N +1, N +2 |
| 3-й | -3, -2, -1, 0, 1, 2, 3, 4 | N-3, N-2, …, N +4 |
| 4-й | -7, -6, …, 7, 8 | N-7, N-6, …, N +8 |
