Поведенческая модель логического элемента И CMOS
Simscape / Электрический / Интегральные схемы / Логика
Блок CMOS AND представляет CMOS логический элемент AND поведенчески:
Выходным логическим уровнем блока является HIGH если логические уровни обоих из входных параметров логического элемента равняются 1.
Выходным логическим уровнем блока является LOW в противном случае.
Блок определяет логические уровни входных параметров логического элемента можно следующим образом:
Если напряжение затвора больше порогового напряжения, блок интерпретирует вход как логическую 1.
В противном случае блок интерпретирует вход как логический 0.
threshold voltage является значением напряжения в средней точке между значением параметров High level input voltage и значением параметров Low level input voltage.
Чтобы улучшить скорость симуляции, блок не моделирует все внутренние отдельные устройства MOSFET, которые составляют логический элемент. Смотрите Предположения и Ограничения для деталей.
Блок моделирует логический элемент можно следующим образом:
Входные параметры логического элемента имеют бесконечное сопротивление и конечную или нулевую емкость.
Логический элемент вывел, предлагает выбор двух моделей: Linear и Quadratic. Для получения дополнительной информации смотрите Выбор Output Model for Logic Blocks. Используйте параметр Output current-voltage relationship, чтобы задать выходную модель.
Можно задать задержку распространения обеих выходных моделей. Для Linear выведите, блок устанавливает значение логического элемента выходной конденсатор, таким образом, что конденсаторная резистором постоянная времени равняется значению параметров Propagation delay. Для Quadratic выведите, спрос на вход логического элемента изолирован, чтобы аппроксимировать значение параметров Propagation delay.
Начальные условия блока зависят от выходной выбранной модели:
Для Linear модель, высокое начальное условие соответствует значению параметров High level output voltage, V_OH, и низкое начальное условие соответствует значению параметров Low level output voltage, V_OL.
Для Quadratic модель, высоким начальным условием является значение близко к значению параметров Supply voltage, Vcc, и низкое начальное условие близко к 0.
Выходное напряжение блока зависит от выходной выбранной модели:
Для Linear модель, выход высоко является значением параметров High level output voltage, и выход низко является значением параметров Low level output voltage.
Для Quadratic модель, выходное напряжение для Высоких и Низких состояний является функцией текущего выхода, как объяснено в Квадратичном Выходе Модели и Параметрах. Для нулевой текущей загрузки выходом высоко является Vcc (значение параметров Supply voltage), и выход низко является нулевыми вольтами.
Чтобы получить доступ к графику напряжения для каждого электрического порта, в вашей модели, щелкают правой кнопкой по блоку и, из контекстного меню, выбирают Electrical> Basic Characteristics.
Блок не моделирует внутренние отдельные устройства MOSFET, которые составляют логический элемент (за исключением итоговой пары MOSFET, если вы выбираете Quadratic опция для параметра Output current-voltage relationship). Это ограничение имеет следующие последствия:
Блок точно не моделирует ответ логического элемента, чтобы ввести шум и входные параметры, которые являются вокруг логического порогового напряжения.
Блок точно не моделирует динамический ответ.
Схемы, которые включают путь к обратной связи вокруг набора логических элементов, могут потребовать, чтобы ненулевая задержка распространения была установлена на одном или нескольких логических элементах.
CMOS AND | CMOS Buffer | CMOS NAND | CMOS NOR | CMOS NOT | CMOS OR | CMOS XOR | S-R Latch | Schmitt Trigger
