Если вы проектируете свой алгоритм при помощи переключенных линейных блоков Simscape™, можно запустить HDL Workflow Advisor Simscape, чтобы сгенерировать модель реализации HDL. Когда вы открываете модель реализации HDL, вы видите алгоритм HDL, который моделирует представление пространства состояний при помощи блоков Simulink®, которые совместимы для генерации HDL-кода. Чтобы узнать больше о HDL Workflow Advisor Simscape, смотрите Задачи HDL Workflow Advisor Simscape (HDL Coder).
Когда вы генерируете HDL-код и развертываете модель объекта управления на FPGA, можно хотеть улучшить частоту дискретизации. Частота дискретизации зависит от этих параметров:
Частота часов FPGA
Сверхдискретизация фактора
Количество итераций решателя
Чтобы улучшить уровень выборки, вы хотите максимизировать частоту часов FPGA и минимизировать фактор сверхдискретизации и количество итераций решателя. Когда вы улучшаете уровень выборки, убедитесь, что обновленная частота дискретизации эквивалентна фиксированному шагу расчета, который вы задаете для своей исходной модели Simscape при помощи блока Solver Configuration. Чтобы узнать больше, как этот блок используется в вашей модели прежде, чем запустить HDL Workflow Advisor Simscape, смотрите, Генерируют HDL-код из Моделей Simscape (HDL Coder).
Предыдущий раздел использует модель конвертера повышения в качестве примера, чтобы проиллюстрировать, как можно изменить фактор сверхдискретизации и количество итераций решателя, чтобы улучшить уровень выборки.
Этот пример использует модель конвертера повышения, чтобы проиллюстрировать изменение в шаге расчета в сгенерированной модели реализации HDL и факторе сверхдискретизации, который сохранен на модели.
Откройте модель конвертера повышения. Чтобы изучить, как конвертер повышения реализован, откройте Simscape_system Подсистема. Открыть модель конвертера повышения, в Командном окне MATLAB®, введите:
open_system('sschdlexBoostConverterExample') open_system('sschdlexBoostConverterExample/Simscape_system')
Вы видите, что модель запускает в шаге расчета 1e-6. Шаг расчета 200e-9 соответствует шагу расчета источников, которые управляют алгоритмом Simscape.
Откройте HDL Workflow Advisor Simscape для своей модели:
sschdladvisor('sschdlexBoostConverterExample')Запустите рабочий процесс к задаче Generate implementation model.
После выполнения этой задачи вы видите ссылку на сгенерированную модель реализации HDL. Щелкните по ссылке, чтобы открыть модель реализации HDL.
Симулируйте модель реализации HDL. Когда вы перемещаетесь по модели к HDL Algorithm Подсистема, вы видите, что модель использует single типы данных и запуски в шаге расчета 200e-9, который является 5 времена быстрее, чем исходная модель Simscape.
Запустите эту команду, чтобы видеть установки параметров HDL, которые сохранены на модели:
hdlsaveparams('gmStateSpaceHDL_sschdlexBoostConverterExamp')
%% Set Model 'gmStateSpaceHDL_BoostConverter_HDL' HDL parameters
hdlset_param('gmStateSpaceHDL_BoostConverter_HDL', ...
'FloatingPointTargetConfiguration', hdlcoder.createFloatingPointTargetConfig('NativeFloatingPoint' ...
, 'LatencyStrategy', 'MIN') ...
);
hdlset_param('gmStateSpaceHDL_BoostConverter_HDL', 'HDLSubsystem', 'gmStateSpaceHDL_BoostConverter_HDL');
hdlset_param('gmStateSpaceHDL_BoostConverter_HDL', 'MaskParameterAsGeneric', 'on');
hdlset_param('gmStateSpaceHDL_BoostConverter_HDL', 'Oversampling', 60);
% Set SubSystem HDL parameters
hdlset_param('gmStateSpaceHDL_BoostConverter_HDL/HDL Subsystem', 'FlattenHierarchy', 'on');
% Set SubSystem HDL parameters
hdlset_param('gmStateSpaceHDL_BoostConverter_HDL/HDL Subsystem/HDL Algorithm/State Update/Multiply State', ...
'SharingFactor', 1);
Параметры HDL, которые сохранены, указывают, что модель имеет нативный режим с плавающей точкой, включил и использует Oversampling factor 60 и установили Latency Strategy на MIN. Эта комбинация по умолчанию параметров HDL предлагает оптимальный компромисс между сверхдискретизацией фактора и целевой частотой часов FPGA и улучшает частоту дискретизации. Если вы хотите далее улучшить частоту дискретизации, можно сократить количество итераций и фактора сверхдискретизации, как проиллюстрировано ниже.
Для каждого режима в физической системе коммутируемый линейный рабочий процесс достигает представления пространства состояний. Метод решателя является итеративным и выполняет множественные вычисления, чтобы определить правильный режим для следующего временного шага. После определенного числа итераций выходное значение от следующего временного шага становится тем же самым как значением от предыдущего временного шага. Эта непротиворечивость в выходном значении указывает на правильное количество итераций решателя.
Чтобы улучшить уровень выборки, вы хотите сократить количество итераций решателя. Количество итераций решателя зависит от различных факторов, таких как сложность вашего проекта, количество режимов в проекте, который рабочий процесс должен вычислить и так далее.
В задаче Generate implementation model HDL Workflow Advisor Simscape:
Запустите путем сокращения Number of solver iterations до значения, такого как 3
Выберите Generate validation logic for the implementation model, и затем сгенерируйте модель реализации HDL.
Симулируйте модель реализации HDL и откройте Диагностическое Средство просмотра, чтобы проверить, что модель не выводит предупреждения или утверждения.
Если вы видите предупреждения или утверждения, это указывает на несоответствие симуляции, потому что количество итераций решателя, которые вы задали, не соответствует, чтобы вычислить необходимое количество режимов в проекте пространства состояний. Чтобы изучить, как разрешить несоответствие, смотрите, Подтверждают Модель Реализации HDL к Алгоритму Simscape (HDL Coder).
Чтобы разрешить несоответствие, рекомендуется, чтобы вы не изменяли Floating-point precision в double. Операции с двойной точностью имеют большие задержки и требуют, чтобы большой Oversampling factor выделил достаточные задержки операций с плавающей точкой, который уменьшает частоту дискретизации.
Фактор Сверхдискретизации задает фактор, которым тактовая частота FPGA является кратной базовой частоте дискретизации модели реализации HDL. Модель реализации HDL содержит обратную связь и выполняет умножение больших матриц, которые имеют типы данных с плавающей точкой в обратной связи. Чтобы разместить большую задержку, введенную этими операциями с плавающей точкой в обратной связи, генератор кода использует большое значение сверхдискретизации фактора в сочетании с оптимизацией конвейеризации тактовой частоты на модели. Для получения дополнительной информации см. Стратегию 1: Глобальная Сверхдискретизация (HDL Coder).
Вы варьируетесь фактор сверхдискретизации и стратегия задержки оператора с плавающей точкой в соединении. Фактор сверхдискретизации значения по умолчанию 60 и минимальная стратегия задержки дает оптимальную частоту дискретизации. Чтобы достигнуть максимальной частоты часов FPGA, используйте максимальную стратегию задержки. Когда вы задаете эту стратегию задержки, операции с плавающей точкой вводят максимальное количество задержек. Чтобы выделить эти задержки, увеличьте фактор сверхдискретизации. Если увеличение частоты часов FPGA перевешивает увеличение сверхдискретизации фактора, вы достигаете более высокой частоты дискретизации.
Чтобы изменить стратегию задержки и сверхдискретизацию включают соединение от диалогового окна Параметров конфигурации:
На HDL Code Generation> панель Floating Point, измените Latency Strategy в Max .
На HDL Code Generation> панель Global Settings, увеличьте Oversampling factor до значения, такого как 100 в зависимости от сложности вашего проекта HDL.
Для модели конвертера повышения, настроек по умолчанию набора Number of solver iterations к 5, набор Oversampling factor к 60, и набор Latency Strategy к Min обеспечивает оптимальную частоту дискретизации.