Detect Decrease
Обнаружьте уменьшение в значении сигналов
- Библиотека:
Simulink / Логика и Битовые операции
HDL Coder / Логика и Битовые операции
Описание
Блок Detect Decrease определяет, меньше ли вход строго своего предыдущего значения.
Порты
Входной параметр
Port_1 — Входной сигнал
скаляр | вектор | матрица
Входной сигнал, заданный как скаляр, вектор или матрица.
Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point | enumerated
Вывод
Port_1 — Выходной сигнал
0 | 1
Выходной сигнал, верный (равняются 1), когда входной сигнал меньше своего предыдущего значения; ложь (равный 0), когда входной сигнал больше или равен своему предыдущему значению.
Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point | enumerated
Параметры
Initial condition — Начальное условие для предыдущего входа
0 (значений по умолчанию) | скаляр | вектор
Установите начальное условие для предыдущего входа U/z.
Программируемое использование
Параметры блоков:
vinit |
| Ввод: символьный вектор |
| Значения: скаляр | вектор |
Значение по умолчанию:
'0' |
Input processing — Задайте выборку - или основанная на системе координат обработка
Elements as channels (sample based) (значение по умолчанию) | Columns as channels (frame based)
Задайте, выполняет ли блок выборку - или основанная на системе координат обработка:
Columns as channels (frame based)— Обработайте каждый столбец входа как отдельный канал (основанная на системе координат обработка).Примечание
Основанная на системе координат обработка требует лицензии DSP System Toolbox™.
Для получения дополнительной информации смотрите Выборку - и Основанные на системе координат Концепции (DSP System Toolbox).
Elements as channels (sample based)— Обработайте каждый элемент входа как отдельный канал (основанная на выборке обработка).
Используйте Input processing, чтобы задать, выполняет ли блок выборку - или основанная на системе координат обработка. Блок принимает основанные на системе координат сигналы для входа u. Все другие входные сигналы должны быть основаны на выборке.
| Входной сигнал u | Введите режим обработки | Кладка блоков? |
|---|---|---|
| Выборка базирующейся | Выборка базирующейся | Да |
| Система координат базирующейся | Нет, производит ошибку | |
| Выборка базирующейся | Система координат базирующейся | Да |
| Система координат базирующейся | Да |
Для получения дополнительной информации об этих двух режимах обработки, смотрите Выборку - и Основанные на системе координат Концепции (DSP System Toolbox).
Программируемое использование
Параметры блоков: InputProcessing |
| Ввод: символьный вектор |
Значения: 'Columns as channels (frame based)' | 'Elements as channels (sample based)' |
Значение по умолчанию: 'Elements as channels (sample based)' |
Output data type — Тип данных выхода
boolean (значение по умолчанию) | uint8
Установите тип выходных данных на boolean или uint8.
Программируемое использование
Параметры блоков: OutDataTypeStr |
| Ввод: символьный вектор |
Значения: 'boolean' | 'uint8' |
Значение по умолчанию: 'boolean' |
Примеры модели
Характеристики блока
Типы данных |
|
Прямое сквозное соединение |
|
Многомерные сигналы |
|
Сигналы переменного размера |
|
Обнаружение пересечения нулем |
|
Расширенные возможности
Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.
Сгенерированный код использует memcpy или memset функции (string.h) при определенных обстоятельствах.
Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.
HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.
Архитектура HDL
Этот блок имеет одну, архитектуру HDL по умолчанию.
Свойства блока HDL
| ConstrainedOutputPipeline | Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. |
| InputPipeline | Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |
| OutputPipeline | Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |
Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.
Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.
Смотрите также
Detect Change | Detect Fall Negative | Detect Fall Nonpositive | Detect Increase | Detect Rise Nonnegative | Detect Rise Positive