Блок Model Info проигнорирован во время генерации кода.
HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.
Лучшые практики
При использовании блоков Model Info в моделях, предназначенных для генерации HDL-кода, рассмотрите использование только символов ASCII в тексте, который вы вводите, чтобы отобразиться на блоке Model Info. Если у вас есть символы non-ASCII в сгенерированном HDL-коде, симуляция RTL и инструменты синтеза могут не скомпилировать код.
Архитектура HDL
Этот блок имеет одну, архитектуру HDL по умолчанию.
Свойства блока HDL
ConstrainedOutputPipeline | Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значением по умолчанию является 0 . Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
|
InputPipeline | Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значением по умолчанию является 0 . Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
|
OutputPipeline | Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значением по умолчанию является 0 . Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).
|