Вы используете Simulink® Design Verifier™, чтобы регистрировать и рассмотреть результаты анализа и сгенерировать аналитические отчеты. Можно сгенерировать тестовые воздействия и экспортировать их в новые тесты в Simulink Test™.
sldvloadresults | Загрузите результаты анализа Simulink Design Verifier для модели |
sldvhighlight | Подсветите модель с помощью данных из анализа Simulink Design Verifier |
sldvreport | Сгенерируйте отчет Simulink Design Verifier |
sldvsimdata | Получите данные моделирования в формате Набора данных |
sldvruntestopts | Сгенерируйте опции симуляции или выполнения для sldvruntest или sldvruncgvtest |
sldvruntest | Симулируйте модель при помощи входных данных |
sldvharnessopts | Опции по умолчанию для sldvmakeharness |
sldvmakeharness | Сгенерируйте модель тестовой обвязки |
sldvmergeharness | Объедините тесты и инициализации в одну модель тестовой обвязки |
Подсвеченные результаты на модели
Описывает выделение результатов анализа на модели.
Отчеты Simulink Design Verifier
Описывает различные части отчета Simulink Design Verifier.
Модели тестовой обвязки Simulink Design Verifier
Описывает основную модель тестовой обвязки.
Файлы данных Simulink Design Verifier
Описывает содержимое файла данных Simulink Design Verifier.
Файлы журнала Simulink Design Verifier
Описывает аналитические файлы журнала.
Панель верификатора проекта: результаты
Задайте опции, которые управляют, как Simulink Design Verifier обрабатывает результаты, которые он генерирует.
Панель верификатора проекта: отчет
Задайте опции, которые управляют, как Simulink Design Verifier сообщает о своих результатах.
Рассмотрите результаты анализа
Рассмотрите результаты анализа в окне Simulink Design Verifier Results Summary.
Экспортируйте тесты в Simulink Test
Описывает, как сгенерировать тесты в Simulink Test с помощью результатов анализа Simulink Design Verifier, которые могут быть сгенерированы доказательством свойства, поиском ошибок проектирования и генерацией теста.
