Memory Controller

Вынесите решение транзакции памяти для одного или нескольких блоков Канала Памяти

Библиотека:
SoC Blockset / Память

Описание

Блок Memory Controller выносит решение между ведущими устройствами и предоставляет им уникальный доступ к общей памяти. Сконфигурируйте этот блок, чтобы поддержать несколько каналов с различными арбитражными протоколами. Блок Memory Controller также оснащен, чтобы регистрировать и отобразить данные о производительности, позволив вам отладить и изучить производительность вашей системы во времени симуляции.

Следующее изображение показывает реализацию блока Memory Controller.

Числа в изображении представляют различные этапы задержки блока.

Пакетный запрос вводит блок.
Запрос может быть задержан арбитражем, пока это не предоставленный доступ к шине. Установите арбитражную политику во Взаимосвязанном арбитраже.
Если ваша модель требует дополнительной задержки, прежде чем первая передача запустится, установите то значение в Просьбе сначала передать (в часах).
Пакетная задержка выполнения вычисляется пакетным размером, шириной данных, частотой часов и Пропускной способностью, снижающей норму (%) значение.
Если ваша модель требует задержки от пакетного завершения, пока пакетный ответ не выпущен к каналу, установите то значение в Последней передаче в завершенную транзакцию (в часах).

Контроллер памяти имеет внутреннее состояние, которое отображается при использовании Logic Analyzer, чтобы просмотреть метрики симуляции и выполнения. Значения состояния:

BurstRequest: Пакетный запрос вводит блок.
BurstExecuting: Пакет выполняется.
BurstDone: Пакет сделан, выполнившись.
BurstComplete: Пакет завершен, и сигнал burstDone отправляется ведущему устройству.

Для получения информации о визуализации задержек контроллера памяти см. Графики Задержки Контроллера памяти.

Порты

Входной параметр

развернуть все

`burstReqN` — Запросите для доступа к памяти
скаляр

Этот порт получает запросы о доступе к памяти как сообщения. Соедините этот входной порт с одним из пакетных портов сообщения запроса (wrBurstReq или rdBurstReq) от блока Memory Channel или Memory Traffic Generator. Для получения дополнительной информации о сообщениях смотрите Основанную на сообщении Коммуникацию (Simulink).

Количество burstReqN входные порты заданы параметром Number of masters. burstReqN представляет Nвходной порт th.

Типы данных: BurstRequest2BusObj

Вывод

развернуть все

`burstDoneN` — Сигнал к ведущему устройству
скаляр

После того, как ведущее устройство является предоставленным доступом к памяти, и пакетная транзакция завершилась, этот порт отправляет сообщение что завершенная транзакция. Доступ к памяти затем дан следующему ведущему устройству согласно арбитражной схеме. Для получения дополнительной информации о сообщениях смотрите Основанную на сообщении Коммуникацию (Simulink).

Количество burstDoneN выходные порты заданы параметром Number of masters. burstDoneN представляет Nвходной порт th

Типы данных: BurstRequest2BusObj

Параметры

развернуть все

`Hardware board` — Просмотрите или измените текущие аппаратные настройки
имя текущей аппаратной платы

Это свойство доступно только для чтения.

Этот параметр показывает ссылку на выбранную аппаратную плату. Щелкните по ссылке, чтобы открыть параметры конфигурации, и настроить настройки или выбрать различную плату.

Чтобы узнать больше о параметрах конфигурации для контроллера памяти, см. проект FPGA (контроллеры мадам).

Основной

`Number of masters` — Количество ведущих устройств соединяется с этим контроллером
2 (значение по умолчанию) | положительное целое число

Установите этот параметр, чтобы сгенерировать интерфейс соответственно и задать, сколько ведущих устройств соединяется с памятью.

Усовершенствованный

`Interconnect arbitration` — Арбитражная политика
`Round robin` (значение по умолчанию) | `Fixed port priority`

Установите арбитражную политику для взаимосвязанного памятью блока. Когда несколько ведущих устройств запрашивают для доступа к памяти, политика определяется значением этого параметра.

Round robin устанавливает справедливый арбитраж на основе прошлого времени обслуживания.
Fixed port priority устанавливает фиксированный приоритет burstReq1, burstReq2, burstReq3, и так далее, где burstReq1 получает самый высокий приоритет.

`Use hardware board settings` — Используйте настройки аппаратной реализации от параметров конфигурации
`off` (значение по умолчанию) | `on`

Выберите этот параметр, чтобы использовать те же настройки всей модели, как установлено в параметрах конфигурации. Очистите этот параметр, чтобы настроить настройки для этого контроллера памяти. При использовании индивидуально настраиваемых настроек значения все еще проверяются по специфичным для оборудования ограничениям. Для получения дополнительной информации см. проект FPGA (контроллеры мадам).

`Bandwidth` — Пропускная способность для транзакций к внешней памяти
скаляр

Это свойство доступно только для чтения.

Это значение показывает расчетную пропускную способность между контроллером памяти и внешней памятью. Это вычисляется как Frequency (MHz), умноженный на Data width (bits).

`Frequency (MHz)` — Частота часов контроллера, в МГц
200 (значение по умолчанию) | скаляр

Тактовая частота шины раньше управляла взаимодействиями с внешней памятью. Частота контроллера определяет полную системную пропускную способность для внешней памяти, которая должна быть общей для все ведущие устройства в модели.