HV Counter

Считайте активные размерности пиксельного потока

Библиотека:
Vision HDL Toolbox / Утилиты

Описание

Блок HV Counter анализирует видеопоток и возвращает текущее количество линий на систему координат и пиксели на строку. Блок также задерживает управляющие сигналы пиксельного потока соответствовать результату подсчета. Используйте этот блок в алгоритмах, которые используют местоположение пикселя в системе координат или необходимой области.

Эта форма волны показывает управляющие сигналы пиксельного потока и получившиеся встречные выходные параметры для первых двух линий видеокадра, который имеет 10 пикселей на строку. Блок HV Counter имеет задержку двух циклов, чтобы возвратить текущие встречные значения.

Порты

Этот блок использует шину в сигналах управления кадром, сопоставленных с каждым пикселем пиксельного потока. Этот интерфейс позволяет блоку действовать независимо от размера изображения и формата. Все блоки Vision HDL Toolbox™ используют тот же интерфейс потоковой передачи. Блок принимает и возвращает шину, содержащую пять управляющих сигналов. Управляющие сигналы указывают на валидность каждого пикселя и его местоположения в системе координат. Для полного описания интерфейса смотрите Пиксельный Интерфейс Потоковой передачи.

Входной параметр

развернуть все

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Управляющие сигналы сопоставлены с пиксельным потоком, заданным как pixelcontrol соедините шиной, который содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположения в системе координат. Для получения дополнительной информации смотрите Пиксельную Шину управления.

Типы данных: bus

Вывод

развернуть все

`hCount` — Пиксельное местоположение в линии
положительное целое число

Пиксельное местоположение в линии, возвращенной как положительное целое число. Блок очищает пиксельное количество в начале каждой линии. Если входные пиксели на строку превышают размер счетчика, блок возвращает влажное значение до запуска следующей строки.

Типы данных: fixdt(0,ceil(log2(ActiveVideoLines)),0)

`vCount` — Местоположение линии в системе координат
положительное целое число

Местоположение линии в системе координат или необходимой области, возвращенной как положительное целое число. Блок очищает количество линии в начале каждой системы координат. Если входные линии на систему координат превышают размер счетчика, блок возвращает влажное значение до запуска следующей системы координат.

Типы данных: fixdt(0,ceil(log2(ActiveVideoLines)),0)

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Управляющие сигналы сопоставлены с пиксельным потоком, возвращенным как pixelcontrol соедините шиной, который содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположения в системе координат. Для получения дополнительной информации смотрите Пиксельную Шину управления.

Типы данных: bus

Параметры

развернуть все

`Active pixels per line` — Максимальные пиксели на строку
320 (значение по умолчанию) | положительное целое число

Максимальные пиксели на строку, заданный как положительное целое число. Блок реализует пиксельный счетчик, который имеет _{ceil(log2(ActivePixelsPerLine))} биты. Например, для системы координат с 320 пикселями на строку, счетчик имеет 9 битов. Для системы координат с 1 024 пикселями на строку, счетчик имеет 11 битов.

`Active video lines` — Максимальные линии на систему координат
240 (значение по умолчанию) | положительное целое число

Максимальные линии на систему координат, заданную как положительное целое число. Блок реализует счетчик линии, который имеет _{ceil(log2(ActiveVideoLines))} биты. Например, для системы координат с 240 пикселями на строку, счетчик имеет 8 битов. Для системы координат с 1 080 пикселями на строку, счетчик имеет 11 битов.

Примеры модели

Детектор выбоин на дороге

Расширяет cartooning пример, чтобы включать вычисление центроида и накладывание центроидного маркера и текстовой метки на обнаруженных выбоинах.

Открыть скрипт

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для акселератора Simulink^® и быстрых режимов Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

HV Counter

Описание

Порты

Входной параметр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Вывод

`hCount` — Пиксельное местоположение в линии
положительное целое число

`vCount` — Местоположение линии в системе координат
положительное целое число

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Параметры

`Active pixels per line` — Максимальные пиксели на строку
320 (значение по умолчанию) | положительное целое число

`Active video lines` — Максимальные линии на систему координат
240 (значение по умолчанию) | положительное целое число

Примеры модели

Детектор выбоин на дороге

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Блоки

Объекты

Введенный в R2019a

Документация Vision HDL Toolbox

Поддержка

Документация

HV Counter

Описание

Порты

Входной параметр

ctrl — Управляющие сигналы сопоставлены с пиксельным потоком pixelcontrol шина

Вывод

hCount — Пиксельное местоположение в линии положительное целое число

vCount — Местоположение линии в системе координат положительное целое число

ctrl — Управляющие сигналы сопоставлены с пиксельным потоком pixelcontrol шина

Параметры

Active pixels per line — Максимальные пиксели на строку320 (значение по умолчанию) | положительное целое число

Active video lines — Максимальные линии на систему координат240 (значение по умолчанию) | положительное целое число

Примеры модели

Детектор выбоин на дороге

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Блоки

Объекты

Введенный в R2019a

Документация Vision HDL Toolbox

Поддержка

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`hCount` — Пиксельное местоположение в линии
положительное целое число

`vCount` — Местоположение линии в системе координат
положительное целое число

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`Active pixels per line` — Максимальные пиксели на строку
320 (значение по умолчанию) | положительное целое число

`Active video lines` — Максимальные линии на систему координат
240 (значение по умолчанию) | положительное целое число

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.