Lookup Table

Сопоставьте входной пиксель с выходным пикселем, использующим пользовательское правило

Библиотека:
Vision HDL Toolbox / Преобразования

Описание

Блок Lookup Table предоставляет пользовательскую непосредственную карту между значениями входного пикселя и значениями выходного пикселя.

Порты

Этот блок использует пиксельный интерфейс потоковой передачи с pixelcontrol соедините шиной для сигналов управления кадром. Этот интерфейс позволяет блоку действовать независимо от размера изображения и формата. Все блоки Vision HDL Toolbox™ используют тот же интерфейс потоковой передачи. Блок принимает и возвращает скалярное пиксельное значение и шину, которая содержит пять управляющих сигналов. Управляющие сигналы указывают на валидность каждого пикселя и его местоположения в системе координат. Чтобы преобразовать систему координат (пиксельная матрица) в последовательный пиксельный поток и управляющие сигналы, используйте блок Frame To Pixels. Для полного описания интерфейса смотрите Пиксельный Интерфейс Потоковой передачи.

Входной параметр

развернуть все

`pixel` — Один пиксель изображения
скаляр

Один пиксель изображения пиксельного потока, заданного как интенсивность представления скалярного значения. Целое число и типы данных с фиксированной точкой, больше, чем 16 битов, не поддержаны.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Управляющие сигналы сопоставлены с пиксельным потоком, заданным как pixelcontrol соедините шиной, который содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположения в системе координат. Для получения дополнительной информации смотрите Пиксельную Шину управления.

Типы данных: bus

Вывод

развернуть все

`pixel` — Один пиксель изображения
скаляр

Один пиксель изображения пиксельного потока, возвращенного как интенсивность представления скалярного значения. Тип данных задан параметром Table data.

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Управляющие сигналы сопоставлены с пиксельным потоком, возвращенным как pixelcontrol соедините шиной, который содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположения в системе координат. Для получения дополнительной информации смотрите Пиксельную Шину управления.

Типы данных: bus

Параметры

развернуть все

`Table data` — Сопоставьте между значениями входного пикселя и значениями выходного пикселя
`uint8(0:1:255)` (значение по умолчанию) | вектор

Это отображение определяет взаимно-однозначное соответствие между значением входа pixel и значением выхода pixel.

Табличные данные являются строкой или вектор-столбцом любого типа данных. Тип данных табличных данных определяет тип данных выхода pixel.
Длина вектора должна быть 2^WordLength, где WordLength является размером, в битах, входа pixel. Блок Lookup Table не выполняет интерполяцию. Каждое входное значение должно иметь соответствующее выходное значение в таблице.
Наименьшее представимое значение типа входных данных сопоставляет с первым элементом таблицы, вторых наименьших карт ценности к второму элементу, и так далее. Например, если вход pixel имеет тип данных fixdt(0,3,1), входное значение 0 сопоставляет с первым элементом таблицы, 0,5 карт к второму элементу, 1 карты к третьему, и так далее.

Примеры модели

Вычислите негатив

Создает отрицание изображения путем поиска противоположных пиксельных значений в таблице.

Открытая модель

Алгоритмы

развернуть все

Задержка

Задержка блока Lookup Table является 2 циклами.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для акселератора Simulink^® и быстрых режимов Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Lookup Table

Описание

Порты

Входной параметр

`pixel` — Один пиксель изображения
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Вывод

`pixel` — Один пиксель изображения
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Параметры

`Table data` — Сопоставьте между значениями входного пикселя и значениями выходного пикселя
`uint8(0:1:255)` (значение по умолчанию) | вектор

Примеры модели

Вычислите негатив

Алгоритмы

Задержка

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Блоки

Объекты

Представленный в R2015a

Документация Vision HDL Toolbox

Поддержка

Документация

Lookup Table

Описание

Порты

Входной параметр

pixel — Один пиксель изображения скаляр

ctrl — Управляющие сигналы сопоставлены с пиксельным потоком pixelcontrol шина

Вывод

pixel — Один пиксель изображения скаляр

ctrl — Управляющие сигналы сопоставлены с пиксельным потоком pixelcontrol шина

Параметры

Table data — Сопоставьте между значениями входного пикселя и значениями выходного пикселя uint8(0:1:255) (значение по умолчанию) | вектор

Примеры модели

Вычислите негатив

Алгоритмы

Задержка

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Блоки

Объекты

Представленный в R2015a

Документация Vision HDL Toolbox

Поддержка

`pixel` — Один пиксель изображения
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`pixel` — Один пиксель изображения
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`Table data` — Сопоставьте между значениями входного пикселя и значениями выходного пикселя
`uint8(0:1:255)` (значение по умолчанию) | вектор

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.