Конечный фильтр импульсной характеристики — оптимизированный для генерации HDL-кода
dsp.HDLFIRFilter Система object™ архитектуры фильтра конечной импульсной характеристики моделей оптимизирована для генерации HDL-кода. Объект принимает входную выборку того за один раз и предоставляет возможность для программируемых коэффициентов. Это обеспечивает благоприятный для оборудования интерфейс с управляющими сигналами ввода и вывода. Обеспечить точную циклом симуляцию сгенерированного HDL-кода, объектные модели архитектурная задержка включая конвейерные регистры и разделение ресурсов.
Объект обеспечивает три структуры фильтра. Систолическая архитектура прямой формы обеспечивает полностью параллельную реализацию, которая делает эффективное использование блоков Xilinx® DSP и Intel®. Прямая форма транспонировала архитектуру, полностью параллельная реализация и подходит для приложений ASIC и FPGA. Частично последовательная систолическая архитектура обеспечивает конфигурируемую последовательную реализацию, которая делает эффективное использование блоков DSP FPGA. Для реализации фильтра, которая совпадает со множителями, конвейерные регистры и предварительные сумматоры к настройке DSP вашего поставщика FPGA, задают ваше целевое устройство, когда вы генерируете HDL-код.
Все три структуры оптимизируют аппаратные ресурсы путем совместного использования множителей для симметричных или антисимметричных фильтров. Параллельные реализации также удаляют множители для коэффициентов с нулевым знаком такой как в полуленточных фильтрах и преобразованиях Гильберта.
Задержка между допустимыми входными данными и соответствующими допустимыми выходными данными зависит от структуры фильтра, опций сериализации, количества коэффициентов и обеспечивают ли содействующие значения возможности оптимизации.
Для КИХ-фильтра с многоканальными или основанными на системе координат входными параметрами используйте dsp.FIRFilter Системный объект вместо этого Системного объекта.
Отфильтровать входные данные с оптимизированным HDL КИХ-фильтром:
Создайте dsp.HDLFIRFilter объект и набор его свойства.
Вызовите объект с аргументами, как будто это была функция.
Чтобы узнать больше, как Системные объекты работают, смотрите то, Что Системные объекты? MATLAB.
firFilt = dsp.HDLFIRFilterfirFilt, со свойствами по умолчанию.
firFilt = dsp.HDLFIRFilter(num) создает фильтр с Numerator набор свойств к num.
firFilt = dsp.HDLFIRFilter(___,Name,Value)
Например:
Numerator = firpm(10,[0,0.1,0.5,1],[1,1,0,0]); fir = dsp.HDLFIRFilter(Numerator,'FilterStructure','Direct form transposed'); ... [dataOut,validOut] = fir(dataIn,validIn);
[ возвращает dataOut,validOut,ready]
= firFilt(dataIn,validIn)ready установите на true когда объект готов принять новые входные данные на следующем вызове.
Объект возвращает ready аргумент только, когда вы устанавливаете FilterStructure свойство к 'Partly serial systolic'. Например:
firFilt = dsp.HDLFIRFilter(Numerator,... 'FilterStructure','Partly serial systolic',... 'SerializationOption','Minimum number of cycles between valid input samples',... 'NumberOfCycles',8) ... for k=1:length(dataIn) [dataOut,validOut,ready] = firFilt(dataIn(k),validIn(k));
[ данные о фильтрах с помощью коэффициентов, dataOut,validOut]
= firFilt(dataIn,validIn,coeff)coeff. Объект ожидает coeff аргумент только, когда вы устанавливаете NumeratorSource свойство к 'Input port (Parallel interface)'. Например:
firFilt = dsp.HDLFIRFilter(NumeratorSource,'Input Port (Parallel interface)') ... for k=1:length(dataIn) Numerator = myGetNumerator(); %calculate coefficients [dataOut,validOut] = firFilt(dataIn(k),validIn(k),Numerator);
[ данные о фильтрах, когда dataOut,validOut]
= firFilt(dataIn,validIn,reset)reset false. Когда reset true, объект сбрасывает регистры фильтра. Объект ожидает reset аргумент только, когда вы устанавливаете ResetInputPort свойство к true. Например:
firFilt = dsp.HDLFIRFilter(Numerator,'ResetInputPort',true) ... % reset the filter firFilt(0,false,true); for k=1:length(dataIn) [dataOut,validOut] = firFilt(dataIn(k),validIn(k),false);
Чтобы использовать объектную функцию, задайте Системный объект как первый входной параметр. Например, чтобы выпустить системные ресурсы Системного объекта под названием obj, используйте этот синтаксис:
release(obj)
Создайте КИХ-Системный объект фильтра HDL с настройками по умолчанию.
firFilt = dsp.HDLFIRFilter;
Создайте входной сигнал случайного шума и выделите память для выходных параметров.
L = 100; dataIn = randn(L,1); dataOut = zeros(L,1); validOut = false(L,1);
Вызовите объект на входном сигнале, утверждая, что входные данные всегда допустимы. Объектные процессы одна выборка данных за один раз.
for k=1:L [dataOut(k),validOut(k)] = firFilt(dataIn(k),true); end
В этом примере показано, как сконфигурировать dsp.HDLFIRFilter Система object™ как частично последовательный фильтр lowpass с 31 касанием.
Спроектируйте коэффициенты фильтра. Затем создайте КИХ-Системный объект фильтра HDL. Установите FilterStructure к 'Partly serial systolic'. По умолчанию, SerializationOption свойством является 'Minimum number of cycles between valid input samples', и таким образом, необходимо задать правило сериализации с помощью NumberOfCycles свойство. Чтобы совместно использовать каждый множитель между 10 коэффициентами, установите NumberOfCycles к 10.
numerator = firpm(30,[0 0.1 0.2 0.5]*2,[1 1 0 0]); numCycles = 10; firFilt = dsp.HDLFIRFilter('Numerator',numerator, ... 'FilterStructure','Partly serial systolic','NumberOfCycles',numCycles);
Эта последовательная реализация фильтра требует, чтобы 10 временных шагов вычислили каждый выход. Создайте входные сигналы dataIn и validIn таким образом, что новые данные применяются только каждый NumberOfCycles временные шаги.
L = 16;
x = fi(randn(L,1),1,16);
dataIn = zeros(L*numCycles,1,'like',x);
dataIn(1:numCycles:end) = x;
validIn = false(L*numCycles,1);
validIn(1:numCycles:end) = true;Создайте LogicAnalyzer возразите, чтобы просмотреть входные параметры и выходные сигналы.
la = dsp.LogicAnalyzer('NumInputPorts',5, ... 'SampleTime',1,'TimeSpan',length(dataIn)); tags = getDisplayChannelTags(la); modifyDisplayChannel(la,tags{1},'Name','dataIn'); modifyDisplayChannel(la,tags{2},'Name','validIn'); modifyDisplayChannel(la,tags{3},'Name','dataOut'); modifyDisplayChannel(la,tags{4},'Name','validOut'); modifyDisplayChannel(la,tags{5},'Name','ready');
Вызовите Системный объект фильтра на входных сигналах и просмотрите результаты в Logic Analyzer. Конвейерные регистры HDL объектных моделей и разделение ресурсов, таким образом, форма волны показывает начальную задержку перед объектом, возвращают допустимые выходные выборки.
for k=1:length(dataIn) [dataOut,validOut,ready] = firFilt(dataIn(k),validIn(k)); la(dataIn(k),validIn(k),dataOut,validOut,ready) end
Чтобы сгенерировать HDL-код от Системы object™, создайте функцию, которая содержит и вызывает объект.
Создание функции
Запишите функцию, которая создает и вызывает КИХ-Системный объект фильтра HDL с 11 касаниями. Можно сгенерировать HDL-код от этой функции.
function [dataOut,validOut] = HDLFIR11Tap(dataIn, validIn) %HDLFIR11Tap % Process one sample of data by using the dsp.HDLFIRFilter System % object. % dataIn is a fixed-point scalar value. % You can generate HDL code from this function. persistent fir if isempty(fir) Numerator = firpm(10,[0 0.1 0.5 1],[1 1 0 0]); fir = dsp.HDLFIRFilter('Numerator',Numerator); end [dataOut,validOut] = fir(dataIn,validIn); end
Создайте испытательный стенд для функции
Очистите рабочую область, создайте входной сигнал случайного шума и выделите память для выходных параметров.
clear variables clear HDLFIR11Tap L = 200; dataIn = fi(randn(L,1),1,16); validIn = ones(L,'logical'); dataOut = zeros(L,1); validOut = false(L,1);
Вызовите функцию на входном сигнале.
for k = 1:L [dataOut(k),validOut(k)] = HDLFIR11Tap(dataIn(k), validIn(k)); end
Постройте сигналы с Logic Analyzer.
la = dsp.LogicAnalyzer('NumInputPorts',3,'SampleTime',1,'TimeSpan',L); tags = getDisplayChannelTags(la); modifyDisplayChannel(la,tags{1},'Name','dataIn','Format','Analog','Height',50); modifyDisplayChannel(la,tags{2},'Name','dataOut','Format','Analog','Height',50); modifyDisplayChannel(la,tags{3},'Name','validOut'); la(dataIn,dataOut,validOut)
Задержка dsp.HDLFIRFilter Система object™ меняется в зависимости от структуры фильтра, опций сериализации, и обеспечивают ли содействующие значения возможности оптимизации. Используйте getLatency функционируйте, чтобы найти задержку особой настройки. Задержка является количеством циклов между первым допустимым входом и первым допустимым выходом.
Создайте dsp.HDLFIRFilter Система object™ и запрос задержка. Архитектура по умолчанию полностью параллельна систолический. Типом данных по умолчанию для коэффициентов является 'Same word length as input'. Поэтому, когда вы вызываете getLatency возразите функции, необходимо задать тип входных данных. Объект бросает содействующие значения к типу входных данных, и затем проверяет на симметричные коэффициенты. Этот Numerator имеет 31 симметричный коэффициент, таким образом, объект оптимизирует для разделяемых коэффициентов и реализует 16 множителей.
Numerator = firpm(30,[0 0.1 0.2 0.5]*2,[1 1 0 0]); Input_type = numerictype(1,16,15); % object uses only the word length for coefficient type cast hdlfir = dsp.HDLFIRFilter('Numerator',Numerator); L_sysp = getLatency(hdlfir,Input_type)
L_sysp = 23
Проверяйте задержку на частично последовательную систолическую реализацию того же фильтра. По умолчанию, SerializationOption свойством является 'Minimum number of cycles between valid input samples', и таким образом, необходимо задать правило сериализации с помощью NumberOfCycles свойство. Чтобы совместно использовать каждый множитель между 8 коэффициентами, установите NumberOfCycles к 8. Объект затем оптимизирует на основе содействующей симметрии, таким образом, существует 16 уникальных коэффициентов, совместно использованных 8 раз каждый более чем 2 множителя. Эта последовательная реализация фильтра требует входных выборок, которые допустимы каждые 8 циклов.
hdlfir = dsp.HDLFIRFilter('Numerator',Numerator,'FilterStructure','Partly serial systolic','NumberOfCycles',8); L_syss = getLatency(hdlfir,Input_type)
L_syss = 19
Проверяйте задержку несимметричного полностью параллельного систолического фильтра. Numerator имеет 31 коэффициент.
Numerator = sinc(0.4*[-30:0]);
hdlfir = dsp.HDLFIRFilter('Numerator',Numerator);
L_sysp = getLatency(hdlfir,Input_type)L_sysp = 37
Проверяйте задержку того же несимметричного фильтра, реализованного как частично последовательный систолический фильтр. В этом случае задайте SerializationOption количеством множителей. Объект реализует фильтр, который имеет 2 множителя и требует 8 циклов между входными выборками.
hdlfir = dsp.HDLFIRFilter('Numerator',Numerator,'FilterStructure','Partly serial systolic',... 'SerializationOption','Maximum number of multipliers','NumberOfMultipliers',2); L_syss = getLatency(hdlfir,Input_type)
L_syss = 25
Проверяйте задержку полностью параллельной транспонированной архитектуры. Задержка для этой структуры фильтра всегда является 6 циклами.
hdlfir = dsp.HDLFIRFilter('Numerator',Numerator,'FilterStructure','Direct form transposed'); L_trans = getLatency(hdlfir,Input_type)
L_trans = 6
Сбросьте поведение
По умолчанию, dsp.HDLFIRFilter возразите соединяет сгенерированный глобальный сброс HDL, чтобы только управлять регистрами пути. Два свойства сброса, ResetInputPort и HDLGlobalReset, соединяют сигнал сброса с регистрами информационного канала. Сброс регистров информационного канала может уменьшать производительность синтеза из-за дополнительной маршрутизации и загрузки на сигнал сброса.
ResetInputPort свойство включает reset аргумент, когда вы вызываете объект. Сигнал сброса реализует локальный синхронный сброс регистров информационного канала. Для оптимального использования ресурсов FPGA эта опция не соединяет сигнал сброса с регистрами, предназначенными с блоками DSP FPGA.
HDLGlobalReset свойство соединяет сгенерированный глобальный сигнал сброса HDL с регистрами информационного канала. Это свойство не изменяет аргументы объекта или изменяет поведение симуляции в MATLAB. Сгенерированный глобальный сброс HDL может быть синхронным или асинхронным в зависимости от ваших настроек генерации HDL-кода. В зависимости от вашего устройства, с помощью глобального сброса может переместить регистры из блоков DSP и увеличить использование ресурса.
Когда вы устанавливаете обоих ResetInputPort и HDLGlobalReset свойства к true, и глобальная переменная и локальные сигналы сброса очищают регистры информационного канала и управление.
Этот Системный объект реализует алгоритмы, описанные на странице с описанием блока Discrete FIR Filter HDL Optimized.