NCO HDL Optimized

Сгенерируйте действительный или объедините синусоидальные сигналы — оптимизированный для генерации HDL-кода

Библиотека:
Поддержка HDL DSP System Toolbox / Операции Сигнала
Поддержка HDL DSP System Toolbox / источники

Описание

Блок NCO HDL Optimized генерирует действительный, или объедините синусоидальные сигналы при обеспечении благоприятных для оборудования управляющих сигналов. Блок использует то же накопление фазы и алгоритм интерполяционной таблицы, как реализовано в блоке NCO. Использование блока квантовало целочисленное накопление, чтобы создать сигнал синусоиды.

Блок NCO HDL Optimized обеспечивает эти функции:

Дополнительный основанный на системе координат выход.
Опция сжатия интерполяционной таблицы, чтобы уменьшать размер интерполяционной таблицы. Это сжатие приводит меньше чем к одной потере LSB в точности. Смотрите Сжатие Интерполяционной таблицы для получения дополнительной информации.
Дополнительный входной порт для внешнего dither.
Дополнительный порт сброса, который сбрасывает аккумулятор фазы к его начальному значению.
Дополнительный выходной порт для текущей фазы NCO.

Учитывая желаемую выходную частоту F ₀, вычислите использование входного значения phase increment

$p h a s e i n c r e m e n t = (\frac{F_{0} \cdot 2^{N}}{F_{s}})$

, где N является квантованным размером слова аккумулятора и

$F_{s} = \frac{1}{T_{s}} = \frac{1}{s a m p l e t i m e}$

. Можно задать шаг фазы использование параметра или входного порта.

Разрешение частоты NCO задано

$Δ f = \frac{1}{T_{s} \cdot 2^{N}} Гц$

Учитывая желаемое смещение фазы (в радианах), вычислите использование входного значения phase offset

$p h a s e o f f s e t = \frac{2^{N} \cdot d e s i r e d p h a s e o f f s e t}{2 π}$

Можно задать смещение фазы с помощью параметра или входного порта.

Порты

Примечание

Этот блок появляется в библиотеках Sources с набором параметра Phase increment source к Property. Единственным входным портом является valid.
Этот блок появляется в библиотеках Signal Operations с набором параметра Phase increment source к Input port. Эта настройка показывает дополнительному входному порту inc.

Этот значок показывает дополнительные порты блока NCO HDL Optimized.

Входной параметр

развернуть все

`inc` — (Дополнительный) шаг фазы
скалярное целое число

Шаг фазы в виде скалярного целого числа.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

Зависимости

Чтобы включить этот порт, установите параметр Phase increment source на Input port.

`offset` — Фаза возместила (дополнительный)
скалярное целое число

Фаза возмещена в виде скалярного целого числа.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

Зависимости

Чтобы включить этот порт, установите параметр Phase offset source на Input port.

`dither` — (Дополнительный) Dither
целое число | вектор-столбец целых чисел

Размойтесь в виде целого числа или вектор-столбца целых чисел. Длина вектора должна равняться значению параметров Samples per frame.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

Зависимости

Чтобы включить этот порт, установите параметр Dither source на Input port.

`valid` — Управляющий сигнал, который включает операцию NCO
Булев скаляр

Управляющий сигнал, который включает операцию NCO в виде булева скаляра. Когда этим сигналом является 1, блок постепенно увеличивает фазу и получает любые входные значения. Когда этим сигналом является 0, блок содержит аккумулятор фазы и игнорирует любые входные значения.

Когда параметр Samples per frame больше 1, это значение позволяет обработать выборок Samples per frame.

Типы данных: Boolean

`reset accum` — Управляющий сигнал, который сбрасывает (дополнительный) аккумулятор
Булев скаляр

Управляющий сигнал, который сбрасывает аккумулятор в виде булева скаляра. Когда этим сигналом является 1, блок сбрасывает аккумулятор к своему начальному значению. Этот сигнал не сбрасывает выходные выборки в конвейере.

Зависимости

Чтобы включить этот порт, выберите параметр Enable accumulator reset input port.

Типы данных: Boolean

Вывод

развернуть все

`sin, cos, exp` — Сгенерированная форма волны
скаляр | вектор-столбец

Сгенерированная форма волны, возвращенная как скаляр или как вектор-столбец с длиной, равняется значению параметров Samples per frame. Выход может быть одним портом, который возвращает sin или значения cos, один порт, который возвращает значения exp, представляющие cosine + j*sine, или два порта, которые возвращают sin и значения cos, соответственно. Когда все входные значения являются фиксированной точкой, или все входные порты отключены, блок определяет выходной тип с помощью параметра Output data type. Когда любое входное значение является типом с плавающей точкой, блок игнорирует параметр Output data type. В этом случае блок возвращает форму волны как значения с плавающей точкой.

Типы данных с плавающей точкой поддерживаются для симуляции, но не для генерации HDL-кода.

Зависимости

По умолчанию этот выходной порт является синусоидой, sin. Метка порта и изменения формата на основе параметра Type of output signal.

`phase` — Текущая фаза (дополнительного) NCO
скаляр | вектор-столбец

Текущая фаза NCO, возвращенного как скаляр или как вектор-столбец с длиной, равняется значению параметров Samples per frame. Фазой является выход квантованного аккумулятора со смещением и примененным шагом. Если квантование отключено, этот порт возвращает выходной параметр аккумулятора со смещением и примененным шагом.

Значения имеют тип fixdt(1,N,0), где N значение параметров Number of quantizer accumulator bits. Если квантование отключено, то N значение параметров Accumulator Word length, Если какое-либо входное значение является типом с плавающей точкой, блок возвращает phase как значение с плавающей точкой.

Типы данных с плавающей точкой поддерживаются для симуляции, но не для генерации HDL-кода.

Зависимости

Чтобы включить этот порт, выберите параметр Enable phase port.

Типы данных: single | double | fixdt(1,N,0)

`valid` — Управляющий сигнал, который указывает на валидность выходных данных
Булев скаляр

Управляющий сигнал, который указывает на валидность выходных данных, возвратился как булев скаляр. Когда выходом valid является 1, значения на sin, cos, exp и портах phase допустимы. Когда выходом valid является 0, значения на выходных портах не допустимы.

Когда параметр Samples per frame больше 1, этот сигнал указывает на валидность всех элементов в выходном векторе.

Типы данных: Boolean

Параметры

развернуть все

Основной

Примечание

Этот блок поддерживает double и single введите для симуляции, но не для генерации HDL-кода. Когда все входные значения являются фиксированной точкой, или все входные порты отключены, блок определяет выходной тип с помощью параметра Output data type. Когда любое входное значение является типом с плавающей точкой, блок игнорирует параметр Output data type. В этом случае блок возвращает форму волны и дополнительный phase как значения с плавающей точкой.

Чтобы использовать тип данных Fixed-Point Designer™ заменяют функцию, можно получить double выходное значение путем применения double входные данные к одному из дополнительных портов.

`Phase increment source` — Источник шага фазы
`Input port` (значение по умолчанию) | `Property`

Можно установить шаг фазы с входным портом или путем ввода значения для параметра. Если вы выбираете Property, параметр Phase increment, кажется, для вас вводит значение. Если вы выбираете Input port, порт inc появляется на блоке.

`Phase increment` — Шаг фазы для сгенерированной формы волны
100 (значение по умолчанию) | целое число

Шаг фазы для сгенерированного форма волны в виде целого числа.

Зависимости

Чтобы включить этот параметр, установите параметр Phase increment source на Property.

`Phase offset source` — Источник фазы возмещен
`Input port` (значение по умолчанию) | `Property`

Можно установить смещение фазы с входным портом или путем ввода значения для параметра. Если вы выбираете Property, параметр Phase offset, кажется, для вас вводит значение. Если вы выбираете Input port, порт offset появляется на блоке.

`Phase offset` — Фаза возмещена для сгенерированной формы волны
0 (значение по умолчанию) | целое число

Фаза возмещена для сгенерированной формы волны в виде целого числа.

Зависимости

Чтобы включить этот параметр, установите параметр Phase offset source на Property.

`Dither source` — Источник количества битов dither
`Property` (значение по умолчанию) | `Input port` | `None`

Можно установить dither от входного порта или от параметра. Если вы выбираете Property, параметр Number of dither bits появляется. Если вы выбираете Input port, порт появляется на блоке. Если вы выбираете None, блок не добавляет dither.

`Number of dither bits` — Биты раньше выражали dither
4 (значение по умолчанию) | положительное целое число

Количество битов dither в виде положительного целого числа.

Зависимости

Чтобы включить этот параметр, установите параметр Dither source на Property.

`Samples per frame` — Размер вектора для основанного на системе координат ввода и вывода
1 (значение по умолчанию) | положительное целое число

Когда вы устанавливаете это значение к 1, блок имеет скалярный ввод и вывод. Когда это значение больше 1, порт dither ожидает вектор-столбец длины Samples per frame и sin, cos, exp, и порты phase возвращают вектор-столбцы длины Samples per frame.

`Enable look up table compression method` — Сожмите интерполяционную таблицу
`off` (значение по умолчанию) | `on`

По умолчанию блок реализует несжатую интерполяционную таблицу, и выход этого блока совпадает с выходом блока NCO. Когда вы включаете эту опцию, блок реализует сжатую интерполяционную таблицу. Сандерлендский метод сжатия уменьшает размер интерполяционной таблицы, теряя меньше чем один LSB точности. Свободный от паразитных составляющих динамический диапазон (SFDR) опытным путем на 1-3 дБ ниже, чем несжатый случай. Экономия средств на оборудование сжатой интерполяционной таблицы предусматривает пространство, чтобы улучшать производительность путем увеличения размера слова аккумулятора, и количество квантуют биты. Для детали метода сжатия см. Алгоритмы.

`Enable accumulator reset input port` — Включите управляющий сигнал сброса
`off` (значение по умолчанию) | `on`

Выберите этот параметр, чтобы включить порт reset accum. Когда reset accum является 1, блок сбрасывает аккумулятор к своему начальному значению.

`Type of output signal` — Формат выходной формы волны
`Sine` (значение по умолчанию) | `Cosine` | `Complex exponential` | `Sine and cosine`

Если вы выбираете Sine или Cosine, блок показывает применимый порт, sin или cos. Если вы выбираете Complex exponential, выход имеет форму cosine + j*sine и порт помечен exp. Если вы выбираете Sine and cosine, блок показывает два порта, sin и cos.

`Enable phase port` — Выведите текущую фазу
`off` (значение по умолчанию) | `on`

Выберите этот параметр, чтобы возвратить текущую фазу NCO на порте phase. Фазой является выход квантованного аккумулятора со смещением и примененным шагом. Если квантование отключено, этот порт возвращает выходной параметр аккумулятора со смещением и примененным шагом.

Типы данных

`Rounding Mode` — Режим Rounding для операций фиксированной точки
`Floor` (значение по умолчанию)

Режим Rounding для операций фиксированной точки. Rounding Mode является параметром только для чтения со значением Floor.

`Overflow mode` — Режим переполнения для операций фиксированной точки
`Wrap` (значение по умолчанию)

Режим переполнения для операций фиксированной точки. Overflow mode является параметром только для чтения. Числа фиксированной точки повторяются на переполнении.

`Accumulator Data Type` — Тип данных аккумулятора
`Binary point scaling` (значение по умолчанию)

Описание типов данных аккумулятора. Этот параметр только для чтения со значением Binary point scaling. Блок задает тип данных с фиксированной точкой с помощью Accumulator Signed, Accumulator Word length и параметров Accumulator Fraction length.

`Accumulator Signed` — Подписанный или формат данных аккумулятора без знака
`Signed` (значение по умолчанию)

Этот параметр только для чтения. Весь выход является подписанным форматом.

`Accumulator Word length` — Размер слова аккумулятора
16 (значение по умолчанию) | целое число

Модули находятся в битах. Это значение должно включать знаковый бит.

Если вы очищаете параметр Quantize phase, этот параметр должен быть меньше чем или равен 17 битам для генерации HDL-кода. Это ограничение - то, потому что в неквантованном случае интерполяционная таблица значений синуса имеет ^{2AccumulatorWordLength-2} записи.

`Accumulator Fraction length` — Длина части аккумулятора
0 (значение по умолчанию) | целое число

Этот параметр только для чтения. Длина части аккумулятора является нулевыми битами.

Аккумулятор работает с целыми числами. Если шагом фазы является fixdt введите с дробной частью, блок возвращает ошибку.

`Quantize phase` — Квантуйте накопленную фазу
`off` (значение по умолчанию) | `on`

Когда вы выбираете этот параметр, блок квантует результат аккумулятора фазы к фиксированной битной ширине. Это квантованное значение используется, чтобы выбрать значение формы волны из интерполяционной таблицы. Выберите разрешение интерполяционной таблицы при помощи параметра Number of quantizer accumulator bits.

Разрешение частоты NCO задано $Δ f = \frac{1}{T_{s} \cdot 2^{N}} Гц$ , где N является значением параметров Number of quantizer accumulator bits.

Когда вы очищаете этот параметр, блок использует полный тип данных аккумулятора в качестве адреса интерполяционной таблицы. В этом случае N является значением параметров Accumulator Word length.

`Number of quantizer accumulator bits` — Количество двоичных разрядов аккумулятора квантизатора
12 (значение по умолчанию) | целое число

Количество двоичных разрядов аккумулятора квантизатора в виде целочисленного скаляра, больше, чем 4 и меньше, чем размер слова аккумулятора. Этот параметр должен быть меньше чем или равен 17 битам для генерации HDL-кода. Интерполяционная таблица значений синуса имеет ^{2NumQuantizerAccumBits-2} записи.

Зависимости

Чтобы включить этот параметр, выберите параметр Quantize phase.

`Output Data Type` — Тип выходных данных
`Binary point scaling` (значение по умолчанию) | `double` | `single`

Задайте тип данных для sin, cos и портов exp. Этот параметр проигнорирован, если какой-либо вход имеет тип с плавающей точкой. В этом случае тип выходных данных с плавающей точкой.

Если вы выбираете Binary point scaling, блок задает тип данных с фиксированной точкой с помощью Output Signed, Output Word length и параметров Output Fraction length.

`Output Signed` — Подписанный или формат выходных данных без знака
`Signed` (значение по умолчанию)

Этот параметр только для чтения. Весь выход является подписанным форматом.

`Output Word length` — Выведите размер слова
16 (значение по умолчанию) | целое число

Модули находятся в битах. Это значение должно включать знаковый бит.

`Output Fraction length` — Выведите дробную длину
14 (значение по умолчанию) | целое число

Модули находятся в битах.

Примеры модели

HDL Optimized QAM Transmitter and Receiver

HDL оптимизированный передатчик QAM и получатель

Реализуйте 64-QAM передатчик и получатель для генерации HDL-кода и аппаратной реализации. Эти модели основаны на моделях HDL Optimized QPSK Transmitter и HDL Optimized QPSK Receiver with Captured Data.

Открытая модель

Алгоритмы

развернуть все

Реализация NCO зависит от того, выбираете ли вы Enable look up table compression method.

Без сжатия интерполяционной таблицы блок использует ту же интерполяционную таблицу четверти синуса в качестве блока NCO. Размер LUT ^{2Number квантизатора accumulator bits-2×}Output word length биты.

Если вы не включаете Quantize phase, то Number of quantizer accumulator bits =Accumulator Word length. Рассмотрите удар на ресурсы памяти средства моделирования и аппаратные ресурсы, когда вы выберете эти параметры.

Сжатие интерполяционной таблицы

Когда вы выбираете интерполяционную таблицу (LUT) сжатие, блок NCO HDL Optimized применяет Сандерлендский метод сжатия. Сандерлендские методы используют тригонометрические тождества, чтобы разделить каждую фазу синусоиды четверти на три компонента и выразить его как:

$\sin (A + B + C) = \sin (A + B) \cos (C) + \cos (A) \cos (B) \sin (C) - \sin (A) \sin (B) \sin (C)$

Если фаза четверти синуса имеет Q-2 биты, затем компоненты фазы A и B перебрасываются парой слов длина LA =LB=ceil((Q-2)/3). Компонент фазы C содержит остающиеся биты фазы. Если фаза имеет 12 битов, то фаза синуса четверти имеет 10 битов, и компоненты заданы как:

A, четыре старших значащих бита
$(0 \leq A \leq \frac{π}{2})$
B, следующие четыре бита
$(0 \leq B \leq \frac{π}{2} \times 2^{- 4})$
C, остающиеся два младших значащих бита
$(0 \leq C \leq \frac{π}{2} \times 2^{-}^{8})$

Учитывая относительные размеры A, B, и C, уравнение может быть аппроксимировано:

$\sin (A + B + C) \approx \sin (A + B) + \cos A \sin C$

Блок NCO HDL Optimized реализует это уравнение с одним LUT для $\sin (A + B)$ и один LUT для $\cos (A) \sin (C)$ . Второй срок является прекрасным поправочным коэффициентом, который можно обрезать до меньшего количества битов, не теряя точность. Поэтому второй LUT возвращает четырехбитный результат.

С размером аккумулятора по умолчанию 16 битов и значением по умолчанию квантовал фазу width 12 битов, использование LUTs ^28×16 плюс ^26×4 биты (4,5 Кбита). Для сравнения интерполяционная таблица четверти синуса без сжатия использует ^210×16 биты (16 Кбит). Приближение сжатия с точностью до одного LSB, приводящего к ОСШ по крайней мере 60 дБ на выходе. См. [1].

Управляющие сигналы

Блок имеет два сигнала элемента управления вводом, (дополнительный) reset accum и valid, и один сигнал элемента управления выводом, valid. Когда reset accum является 1, блок устанавливает аккумулятор фазы на свое начальное значение. Когда входом valid является 1, блок постепенно увеличивает фазу и получает любые входные значения. Когда этим сигналом является 0, блок содержит аккумулятор фазы и игнорирует любые входные значения. Когда сигналом выхода valid является 1, значения на других выходных портах допустимы.

Задержка

Задержка блока NCO HDL Optimized является шестью циклами.

Вопросы совместимости

развернуть все

Оптимизированный HDL NCO требует допустимого входного порта

Поведение изменяется в R2020a

В предыдущих релизах порт входа validIn блока NCO HDL Optimized был дополнительным. Это теперь требуется и переименовало valid. Если вы не используете никакие другие входные порты, блок использует сигнал valid в качестве разрешать сигнала.

Оптимизированный HDL NCO с входными параметрами с плавающей точкой применяет квантование фазы

Поведение изменяется в R2020a

Выходная форма волны, возвращенная во входные значения с плавающей точкой, изменилась. Выходная форма волны теперь соответствует, который возвратился из тех же входных значений, заданных в фиксированных точках.

До R2020a, при использовании входных типов с плавающей точкой, блок NCO HDL Optimized не квантовал фазу внутренне. Блок ожидал шаг фазы с плавающей точкой и входные параметры смещения фазы, заданные в радианах. Теперь блок квантует фазу внутренне, и необходимо задать входной шаг фазы и смещение в терминах квантованного размера, и для входных типов и для фиксированной точки с плавающей точкой.

Например, до R2020a, для NCO HDL с плавающей точкой, чтобы сгенерировать выходные выборки с желаемой выходной частотой F ₀ и демонстрационной частотой F _s, необходимо было задать шаг фазы как 2π (F _0/Fs) и смещение фазы как π/2.

Начиная в R2020a, необходимо задать шаг фазы и смещение фазы в терминах квантованного размера, N. Эти входные значения совпадают с входными значениями, которые вы используете с фиксированными точками. Задайте шаг фазы как (F _0×2^N)/Fs, и смещение фазы как (π/2) ^×2N/2π, или ^2N/4.

Блок NCO HDL Optimized теперь игнорирует параметр LUTRegisterResetType

Поведение изменяется в R2020a

В предыдущих релизах вы могли выбрать из двух опций для параметра LUTRegisterResetType на диалоговом окне HDL Block Properties блока NCO HDL Optimized. Этими двумя опциями был default, и none. Начиная в R2020a, блок игнорирует установку параметра и использует none для этого значения параметров. Эта опция не соединяет сигнал сброса с регистрами LUT. Эта настройка позволяет инструменту синтеза определить, реализовать ли интерполяционные таблицы с LUTs или BRAM.

Ссылки

[1] Cordesses, L., "Прямой цифровой синтез: Инструмент для Периодической Генерации Волны (Часть 1)". Журнал Обработки сигналов IEEE. Объем 21, Выпуск 4, июль 2004, стр 50–54.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для акселератора Simulink^® и быстрых режимов Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Ограничения

Когда вы устанавливаете Dither source на Property, блок добавляет случайный dither каждый цикл. Если вы генерируете модель валидации с этими настройками, предупреждение выведено. Случайная генерация внутреннего dither может вызвать несоответствия между моделями. Можно увеличить допуск на погрешность для сравнения валидации, чтобы составлять различие. Можно также отключить dither или установить Dither source на Input port избегать этой проблемы.
Вы не можете использовать блок NCO HDL Optimized в Resettable Synchronous Subsystem.

Смотрите также

Блоки

Объекты

dsp.HDLNCO

Темы

HDL оптимизированный получатель QPSK с собранными данными (Communications Toolbox)

Документация

NCO HDL Optimized

Описание

Порты

Примечание

Входной параметр

inc — (Дополнительный) шаг фазы скалярное целое число

Зависимости

offset — Фаза возместила (дополнительный) скалярное целое число

Зависимости

dither — (Дополнительный) Dither целое число | вектор-столбец целых чисел

Зависимости

valid — Управляющий сигнал, который включает операцию NCO Булев скаляр

reset accum — Управляющий сигнал, который сбрасывает (дополнительный) аккумулятор Булев скаляр

Зависимости

Вывод

sin, cos, exp — Сгенерированная форма волны скаляр | вектор-столбец

Зависимости

phase — Текущая фаза (дополнительного) NCO скаляр | вектор-столбец

Зависимости

valid — Управляющий сигнал, который указывает на валидность выходных данных Булев скаляр

Параметры

Основной

Примечание

Phase increment source — Источник шага фазы Input port (значение по умолчанию) | Property

Phase increment — Шаг фазы для сгенерированной формы волны100 (значение по умолчанию) | целое число

Зависимости

Phase offset source — Источник фазы возмещен Input port (значение по умолчанию) | Property

Phase offset — Фаза возмещена для сгенерированной формы волны0 (значение по умолчанию) | целое число

Зависимости

Dither source — Источник количества битов dither Property (значение по умолчанию) | Input port | None

Number of dither bits — Биты раньше выражали dither4 (значение по умолчанию) | положительное целое число

Зависимости

Samples per frame — Размер вектора для основанного на системе координат ввода и вывода1 (значение по умолчанию) | положительное целое число

Enable look up table compression method — Сожмите интерполяционную таблицу off (значение по умолчанию) | on

Enable accumulator reset input port — Включите управляющий сигнал сброса off (значение по умолчанию) | on

Type of output signal — Формат выходной формы волны Sine (значение по умолчанию) | Cosine | Complex exponential | Sine and cosine

Enable phase port — Выведите текущую фазу off (значение по умолчанию) | on

Типы данных

Rounding Mode — Режим Rounding для операций фиксированной точки Floor (значение по умолчанию)

Overflow mode — Режим переполнения для операций фиксированной точки Wrap (значение по умолчанию)

Accumulator Data Type — Тип данных аккумулятора Binary point scaling (значение по умолчанию)

Accumulator Signed — Подписанный или формат данных аккумулятора без знака Signed (значение по умолчанию)

Accumulator Word length — Размер слова аккумулятора16 (значение по умолчанию) | целое число

Accumulator Fraction length — Длина части аккумулятора0 (значение по умолчанию) | целое число

Quantize phase — Квантуйте накопленную фазу off (значение по умолчанию) | on

Number of quantizer accumulator bits — Количество двоичных разрядов аккумулятора квантизатора12 (значение по умолчанию) | целое число

Зависимости

Output Data Type — Тип выходных данных Binary point scaling (значение по умолчанию) | double | single

Output Signed — Подписанный или формат выходных данных без знака Signed (значение по умолчанию)

Output Word length — Выведите размер слова16 (значение по умолчанию) | целое число

Output Fraction length — Выведите дробную длину14 (значение по умолчанию) | целое число

Примеры модели

HDL оптимизированный передатчик QAM и получатель

Алгоритмы

Сжатие интерполяционной таблицы

Управляющие сигналы

Задержка

Вопросы совместимости

Оптимизированный HDL NCO требует допустимого входного порта

Оптимизированный HDL NCO с входными параметрами с плавающей точкой применяет квантование фазы

Блок NCO HDL Optimized теперь игнорирует параметр LUTRegisterResetType

Ссылки

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Ограничения

Смотрите также

Блоки

Объекты

Темы

Введенный в R2013a

Документация DSP System Toolbox

Поддержка

`inc` — (Дополнительный) шаг фазы
скалярное целое число

`offset` — Фаза возместила (дополнительный)
скалярное целое число

`dither` — (Дополнительный) Dither
целое число | вектор-столбец целых чисел

`valid` — Управляющий сигнал, который включает операцию NCO
Булев скаляр

`reset accum` — Управляющий сигнал, который сбрасывает (дополнительный) аккумулятор
Булев скаляр

`sin, cos, exp` — Сгенерированная форма волны
скаляр | вектор-столбец

`phase` — Текущая фаза (дополнительного) NCO
скаляр | вектор-столбец

`valid` — Управляющий сигнал, который указывает на валидность выходных данных
Булев скаляр

`Phase increment source` — Источник шага фазы
`Input port` (значение по умолчанию) | `Property`

`Phase increment` — Шаг фазы для сгенерированной формы волны
100 (значение по умолчанию) | целое число

`Phase offset source` — Источник фазы возмещен
`Input port` (значение по умолчанию) | `Property`

`Phase offset` — Фаза возмещена для сгенерированной формы волны
0 (значение по умолчанию) | целое число

`Dither source` — Источник количества битов dither
`Property` (значение по умолчанию) | `Input port` | `None`

`Number of dither bits` — Биты раньше выражали dither
4 (значение по умолчанию) | положительное целое число

`Samples per frame` — Размер вектора для основанного на системе координат ввода и вывода
1 (значение по умолчанию) | положительное целое число

`Enable look up table compression method` — Сожмите интерполяционную таблицу
`off` (значение по умолчанию) | `on`

`Enable accumulator reset input port` — Включите управляющий сигнал сброса
`off` (значение по умолчанию) | `on`

`Type of output signal` — Формат выходной формы волны
`Sine` (значение по умолчанию) | `Cosine` | `Complex exponential` | `Sine and cosine`

`Enable phase port` — Выведите текущую фазу
`off` (значение по умолчанию) | `on`

`Rounding Mode` — Режим Rounding для операций фиксированной точки
`Floor` (значение по умолчанию)

`Overflow mode` — Режим переполнения для операций фиксированной точки
`Wrap` (значение по умолчанию)

`Accumulator Data Type` — Тип данных аккумулятора
`Binary point scaling` (значение по умолчанию)

`Accumulator Signed` — Подписанный или формат данных аккумулятора без знака
`Signed` (значение по умолчанию)

`Accumulator Word length` — Размер слова аккумулятора
16 (значение по умолчанию) | целое число

`Accumulator Fraction length` — Длина части аккумулятора
0 (значение по умолчанию) | целое число

`Quantize phase` — Квантуйте накопленную фазу
`off` (значение по умолчанию) | `on`

`Number of quantizer accumulator bits` — Количество двоичных разрядов аккумулятора квантизатора
12 (значение по умолчанию) | целое число

`Output Data Type` — Тип выходных данных
`Binary point scaling` (значение по умолчанию) | `double` | `single`

`Output Signed` — Подписанный или формат выходных данных без знака
`Signed` (значение по умолчанию)

`Output Word length` — Выведите размер слова
16 (значение по умолчанию) | целое число

`Output Fraction length` — Выведите дробную длину
14 (значение по умолчанию) | целое число

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.