Испытательный стенд HDL

Сгенерируйте испытательный стенд, который проверяет сгенерированный HDL-код по тестовым векторам от Simulink®

Когда вы генерируете HDL-код, можно опционально сгенерировать испытательный стенд HDL, который проверяет сгенерированный HDL DUT по тестовым векторам, сохраненным из модели Simulink.

Функции

makehdltbСгенерируйте испытательный стенд HDL из модели или подсистемы

Свойства

SimulationToolСредство моделирования, для которого инструмент генерирует build-run скрипты для испытательного стенда и дополнительного покрытия кода
UseFileIOInTestBenchЗадайте, использовать ли файлы данных в чтении и записи стимула испытательного стенда и справочных данных

Параметры конфигурации Simulink

развернуть все

Test Bench Generation Output
Test Bench name, data file, and reference Postfix
Multi-file test bench
Clock Input Signals
Clock Enable and Reset Input Signals
Test Bench Stimulus and Output

Темы

Генерация испытательного стенда

Узнать, как генерация испытательного стенда HDL работает.

Выберите испытательный стенд для сгенерированного HDL-кода

Выберите сгенерированный испытательный стенд.

Проверьте сгенерированный код из модели Simulink Используя испытательный стенд HDL

Узнать, как сгенерировать испытательный стенд HDL, чтобы проверить VHDL или Код Verilog.

Документация HDL Coder
Поддержка
Для просмотра документации необходимо авторизоваться на сайте