HDL Coder

Сгенерируйте код VHDL и Verilog для проекты ASIC и FPGA

HDL Coder™ генерирует портативный, синтезируемый VHDL® и код Verilog® от функций MATLAB®, модели Simulink® и графики Stateflow®. Сгенерированный HDL-код может использоваться в программировании FPGA или прототипировании ASIC и проекте.

HDL Coder предоставляет советнику по вопросам рабочего процесса, который автоматизирует программирование Xilinx®, Microsemi® и Intel® FPGAs. Можно управлять архитектурой HDL и реализацией, подсветить критические пути и сгенерировать оценки использования аппаратного ресурса. HDL Coder обеспечивает трассируемость между вашей моделью Simulink и сгенерированным кодом Verilog и VHDL, включая верификацию кода для приложений повышенной надежности, придерживающихся DO-254 и других стандартов.

Поддержка промышленных стандартов доступна через IEC Certification Kit (for ISO 26262 and IEC 61508).

Запуск

Изучите основы HDL Coder

Генерация HDL-кода из MATLAB

Сгенерируйте HDL-код из алгоритмов MATLAB

Генерация HDL-кода от Simulink

Сгенерируйте HDL-код из моделей Simulink

Элемент кода аппаратного программного обеспечения

Разверните разделенное аппаратное и программное обеспечение на платформе целевого компьютера

HDL Coder Поддерживаемые аппаратные средства

Поддержка стороннего оборудования, такого как Intel, Микрополу, и платы FPGA Xilinx

Документация HDL Coder
Поддержка