Иерархические проекты и синхронное аппаратное поведение

Создайте подсистемы и иерархические проекты HDL с блоком State Control

Библиотека блоков HDL Coder содержит много блоков, которые можно добавить в среду моделирования Simulink® и разработать алгоритм HDL. Чтобы смоделировать большие проекты, можно разделить модель на подсистемы и создать иерархические проекты. Для синхронного аппаратного поведения и сгенерировать благоприятный для оборудования HDL-код, используйте блок State Control в подсистемах.

Чтобы отфильтровать Браузер Библиотеки Simulink, чтобы показать только поддержанные HDL блоки, введите hdllib. Блоки, перечисленные в этом разделе, включают те блоки, которые только доступны в библиотеке HDL Coder. Блокируется, такие как Foreach Subsystem, и Atomic Subsystem доступны в библиотеке Simulink в Браузере Библиотеки.

Для отфильтрованного списка блоков Simulink, поддержанных для генерации HDL-кода, см. Список блоков Simulink (генерация HDL-кода).

Функции

hdllibОтобразите блоки, которые совместимы с генерацией HDL-кода

Параметры конфигурации Simulink

развернуть все

Блоки

развернуть все

Unit Delay Enabled SynchronousСигнал задержки входа к одному периоду расчета, когда внешний Включает сигнал, верно
Unit Delay Resettable SynchronousСигнал задержки входа к одному периоду расчета, когда внешний сигнал Сброса является ложным
Unit Delay Enabled Resettable SynchronousСигнал задержки входа к одному периоду расчета, когда внешний Включает сигнал, верно, и внешний сигнал Сброса является ложным
State ControlЗадайте синхронный сброс и включите поведение для блоков с состоянием
Synchronous SubsystemПредставляйте подсистему, которая имеет синхронный сброс, и включите поведение
Enabled Synchronous SubsystemПредставляйте включенную подсистему, которая имеет синхронный сброс, и включите поведение
Resettable Synchronous SubsystemПредставляйте восстановленную подсистему, которая имеет синхронный сброс, и включите поведение

Темы

Синхронное поведение подсистемы с блоком Госконтроля

Что является Блоком Госконтроля и как делает он генерирует более чистый HDL-код

Генерация HDL-кода для подсистем с массивом шин

Сгенерируйте HDL-код для подсистем, которые используют массив шин в проекте

Сгенерируйте повторно используемый код для атомарных подсистем

Сгенерируйте совместно использованный код для идентичных подсистем или подсистем, идентичных за исключением их значений параметров маски

Сгенерируйте параметрированный код для моделей, на которые ссылаются,

Сгенерируйте VHDL® generic или Verilog® parameter для аргументов модели в модели - ссылке

Сгенерируйте HDL-код для блоков внутри для каждой подсистемы

Пример, который показывает, как смоделировать и сгенерировать HDL-код для блоков в Для Каждой Подсистемы.

Ссылка модели для генерации HDL-кода

Ссылка модели в вашей подсистеме DUT позволяет:

Рекомендуемые примеры

Для просмотра документации необходимо авторизоваться на сайте