Инструкции для скорости и оптимизации области

Инструкции для оптимизации вашего проекта для скорости и области для развертывания на целевом устройстве FPGA

Руководства по моделированию HDL являются набором рекомендуемых инструкций для создания моделей Simulink®, блоков MATLAB Function и графиков Stateflow® для генерации кода с HDL Coder™. В дополнение к обеспечению архитектурного руководства, потому что сгенерированный код предназначается для аппаратных платформ, таких как FPGAs, ASICs и SoCs, можно использовать эти инструкции, чтобы оптимизировать проект для скорости или области на целевом компьютере.

Темы

Список инструкций и уровней серьезности

Инструкции для скорости и оптимизации области - пронумерованным списком

Список скорости и инструкции по оптимизации области в порядке возрастания ID Инструкции.

Уровни серьезности руководств по моделированию HDL

Различные уровни серьезности сопоставлены с руководствами по моделированию HDL и их описанием.

Инструкции для оптимизации области

Настройки разделения ресурсов для различных блоков

Рекомендуемые настройки для использования оптимизации разделения ресурсов эффективно для различных блоков.

Разделение ресурсов подсистем и дюйм/с с плавающей точкой

Рекомендуемые настройки для использования оптимизации разделения ресурсов эффективно для Подсистем и дюйм/с с плавающей точкой.

Инструкции для оптимизации скорости

Распределенные инструкции по конвейеризации конвейеризации и тактовой частоты

Генератор кода вводит регистры, когда вы задаете определенные реализации блока или используете определенные настройки.

Вставьте распределенные конвейерные регистры для блоков с векторными входными параметрами типа данных

Рекомендуемые настройки для использования распределенной оптимизации конвейеризации эффективно с векторными входными параметрами.

Сопутствующая информация

Для просмотра документации необходимо авторизоваться на сайте