Испытательный стенд SystemVerilog DPI

Сгенерируйте код испытательного стенда DPI из целой модели Simulink (требует HDL Verifier™),

Когда вы генерируете HDL-код от подсистемы, можно опционально сгенерировать испытательный стенд SystemVerilog. Этот испытательный стенд проверяет сгенерированный HDL-код при помощи компонента C, сгенерированного из целой модели Simulink®.

Можно получить доступ к этой функции в HDL Workflow Advisor под HDL Code Generation> Set Testbench Options, или в диалоговом окне Model Configuration Parameters, под HDL Code Generation> Test Bench. Или, для доступа из коммандной строки, устанавливает GenerateSVDPITestBench свойство makehdltb.

Функции

makehdltbСгенерируйте испытательный стенд HDL из модели или подсистемы

Свойства

GenerateSVDPITestbenchСгенерируйте испытательный стенд SystemVerilog DPI

Параметры конфигурации Simulink

развернуть все

Test Bench Generation Output
Test Bench name, data file, and reference Postfix
Multi-file test bench
Clock Input Signals
Setup and Hold Time
Clock Enable and Reset Input Signals
Test Bench Stimulus and Output

Темы

Проверьте проект HDL с большим набором данных Используя испытательный стенд SystemVerilog DPI

В этом примере показано, как использовать испытательный стенд SystemVerilog DPI в верификации HDL-кода, где большой набор данных требуется.

Выберите испытательный стенд для сгенерированного HDL-кода

Выберите сгенерированный испытательный стенд.

Документация HDL Coder
Поддержка
Для просмотра документации необходимо авторизоваться на сайте