Область и оптимизация синхронизации, которую вы задаете, могут привести к сверхдискретизированным уровням в вашем проекте. Например, когда вы используете оптимизацию разделения ресурсов, генератор кода разгоняет совместно используемые ресурсы разгоняющимся фактором (OCF). OCF зависит от количества общих ресурсов, N, и SharingFactor, SF, то, что вы задаете. Если ваша тактовая частота высока, разгон может заставить вашу тактовую частоту проекта превышать максимальную тактовую частоту вашего целевого компьютера. Чтобы ограничить разгон, используйте Oversampling factor в сочетании с конвейеризацией тактовой частоты, чтобы ограничить разгон вашего проекта.
Область и оптимизация скорости и определенные реализации блока, что вы задаете результат в разгоне ресурсов в вашем проекте. Например, следующая оптимизация и реализации могут привести к сверхдискретизированным уровням в вашем проекте:
Отображение RAM
Потоковая передача
Разделение ресурсов
Потоковая передача цикла
Определенные реализации блока, такие как каскадные архитектуры, архитектуры Ньютона-Raphson и некоторые реализации фильтра
При использовании области и оптимизации скорости, можно задать ограничения на разгон использования oversampling параметр. Если вы хотите односкоростной проект, можно использовать эти параметры, чтобы предотвратить разгон или предел, разгоняющийся в области значений.
Предположим, что у вас есть проект, который в настоящее время не помещается в целевой компьютер, но уже запускается на частоте часов максимума целевого устройства, и вы знаете, что входные параметры к вашему проекту могут изменить самое большее каждый N циклы. Можно включить оптимизацию области, такую как разделение ресурсов, и задать односкоростную реализацию с помощью Oversampling factor. Можно задать Oversampling factor в HDL Code Generation> панель Global Settings диалогового окна Configuration Parameters.
По умолчанию оптимизация конвейеризации тактовой частоты включена, и она работает в сочетании с Oversampling factor, чтобы сделать шаг расчета DUT медленнее, чем фактическая тактовая частота. Можно спроектировать модель в основном шаге расчета и затем установить Oversampling factor на N. Эта установка дает HDL Coder™ бюджет задержки циклов N, чтобы выполнить расчет. В этой ситуации HDL Coder может снова использовать совместно используемый ресурс на исходной тактовой частоте по циклам N, вместо того, чтобы реализовать оптимизацию совместного использования путем разгона совместно используемого ресурса.
Когда вы ограничиваете разгон путем определения Oversampling factor, больше, чем 1, ClockInputs должен быть установлен в Single.