Основы оптимизации

Выравнивание иерархии, балансировка задержки, модель валидации, ограничило разгон, выделение обратной связи

Проверки модели

Параметры конфигурации Simulink

развернуть все

Примеры и руководства

Найдите обратную связь

Подсветите обратную связь, которая запрещает оптимизацию

Выравнивание иерархии

Сгладьте иерархию подсистемы, чтобы включить более обширную область и оптимизацию скорости.

Оптимизация с ограниченным разгоном

Оптимизация с ограниченным разгоном и как это работает

Задержите балансировку

Вставьте соответствие с задержками вдоль всех информационных каналов.

Удалите избыточную логику и оптимизируйте неподключенные порты в проекте

Улучшите удобочитаемость сгенерированного HDL-кода и оптимизируйте использование области.

Упростите постоянные операции и уменьшайте сложность проекта в HDL Coder™

Изучите различную оптимизацию в HDL Coder, которая улучшает область и синхронизацию, такую как упрощение констант, ускорение более медленные операции и объединение нескольких операций.

Встретьтесь требования синхронизации Используя включают - основанные ограничения тракта мультицикла

Сгенерируйте позволяют - базирующиеся ограничения для инструментов синтеза удовлетворить требования синхронизации путей к мультициклу в одном режиме тактовой синхронизации.

Концепции

Сгенерированная модель модели и валидации

Сгенерированная модель является промежуточной моделью, которая показывает архитектуру реализации HDL и включает задержку.

Поиск и устранение проблем

Разрешите числовое несоответствие с балансировкой задержки

Узнать, как решать числовые вопросы несоответствия после генерации HDL-кода.

Рекомендуемые примеры

Для просмотра документации необходимо авторизоваться на сайте