Отображение RAM

Этот раздел содержит параметры во вкладке HDL Code Generation> Target> General диалогового окна Configuration Parameters. Используя параметры в этом разделе, можно уменьшать использование области на целевом устройстве путем обменивания блока RAM на регистры. Параметры задают, хотите ли вы сопоставить конвейерные регистры в сгенерированном коде к RAM и минимальный размер RAM для отображения с блоком RAM на FPGA.

Сопоставьте конвейерные задержки с RAM

Сопоставьте конвейерные регистры в сгенерированном HDL-коде к RAM. Определенная скорость или оптимизация области, такая как конвейеризация и разделение ресурсов или определенные реализации блока, которые вы задаете, могут вставить конвейерные регистры в сгенерированный HDL-код. Можно сохранить область на целевом устройстве путем отображения этих конвейерных регистров с RAM.

Настройки

Значение по умолчанию: 'off'

На: Сопоставьте конвейерные регистры в сгенерированном HDL-коде к RAM. Чтобы сопоставить эти регистры с блоком RAM, размер RAM должен быть больше или быть равен порогу отображения RAM в битах. Размер RAM является длиной Задержки продукта * Размер слова * Длина вектора * Комплексная длина.
'off': Не сопоставляйте конвейерные регистры в сгенерированном HDL-коде к RAM.

Информация о командной строке

Свойство: MapPipelineDelaysToRAM

Ввод: символьный вектор

Значение: 'on' | 'off'

Значение по умолчанию: 'off'

Чтобы установить это свойство, используйте hdlset_param или makehdl. Чтобы просмотреть значение свойства, используйте hdlget_param.

Например, можно включить MapPipelineDelaysToRAM установка, когда вы генерируете HDL-код для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.

Передайте свойство в качестве аргумента к makehdl функция.
```
makehdl('sfir_fixed/symmetric_fir', ... 
        'MapPipelineDelaysToRAM','on')
```
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать HDL-код с помощью makehdl.
```
hdlset_param('sfir_fixed','MapPipelineDelaysToRAM','on')
makehdl('sfir_fixed/symmetric_fir')
```

Смотрите также

RAM, сопоставляющий порог (биты)

Задайте минимальный размер RAM в битах для отображения с блоком RAM. Генератор кода определяет, использовать ли регистры или ресурсы RAM на FPGA путем сравнения размера RAM проекта с порогом отображения RAM, который вы задаете.

Настройки

Значение по умолчанию: 256

Порог отображения RAM должен быть целым числом, больше, чем или равный нулю. HDL Coder™ использует порог, чтобы определить, сопоставить ли следующие элементы с блоком RAM вместо к регистрам:

Блоки Delay
Персистентные массивы в блоках MATLAB Function

Информация о командной строке

Свойство: RAMMappingThreshold

Ввод: целое число

Значение: целое число, больше, чем или равный 0

Значение по умолчанию: 256

Например, можно установить RAMMappingThreshold к 1024 когда вы генерируете HDL-код для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.

Передайте свойство в качестве аргумента к makehdl функция.
```
makehdl('sfir_fixed/symmetric_fir', ... 
        'RAMMappingThreshold','1024')
```
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать HDL-код с помощью makehdl.
```
hdlset_param('sfir_fixed','RAMMappingThreshold','1024')
makehdl('sfir_fixed/symmetric_fir')
```

Документация