Оптимизация области

Отображение RAM, разделение ресурсов, потоковая передача

Параметры конфигурации Simulink

развернуть все

Optimization Overview
Resource Sharing of Adders and Multipliers
Resource Sharing of Multiply-Add and Other Blocks
Share Floating-Point IPs
RAM Mapping
RTL Customizations for RAMs
RTL Style

Темы

Отображение RAM для моделей Simulink

Отображение RAM для блоков Simulink

Отображение RAM с блоком MATLAB function

Как использовать оптимизацию отображения RAM параметром MapPersistentVarsToRAM для блоков MATLAB function в вашей модели.

Сопоставьте матрицы с ROM

Чтобы сопоставить матричную константу с ROM:If, ваш код MATLAB® удовлетворяет эти требования, HDL Coder™ вставляет регистр без сброса при выходе матрицы в сгенерированном коде.

Разделение ресурсов

Как использовать разделение ресурсов, чтобы сохранить область чипа.

Потоковая передача

Что передает потоком и как использовать оптимизацию, чтобы сохранить ресурсы.

Найдите обратную связь

Подсветите обратную связь, которая запрещает оптимизацию

Оптимизация подсистемы для фильтров

Выберите разделение ресурсов и конвейерно обработайте опции оптимизации.

Оптимизация HDL через контур блока MATLAB function Используя архитектуру MATLAB Datapath

Примените оптимизацию внутри и через блоки MATLAB function с другими блоками Simulink®.

Рекомендуемые примеры

Getting Started with RAM and ROM in Simulink®

Начало работы с RAM и ROM в Simulink®

Используйте ресурсы RAM в своем проекте FPGA с помощью HDL Coder™.

Открыть скрипт
Streaming: Area Optimization

Потоковая передача: оптимизация области

Используйте оптимизацию потоковой передачи уровня подсистемы в HDL Coder.

Открыть скрипт
Resource Sharing For Area Optimization

Разделение ресурсов для оптимизации области

Используйте оптимизацию совместного использования уровня подсистемы в HDL Coder.

Открыть скрипт
Single-rate Resource Sharing Architecture

Односкоростная архитектура разделения ресурсов

Как HDL Coder™ справляется с выполнением операций в контексте конвейеризации тактовой частоты. По умолчанию, если разделение ресурсов применяется в области проекта, действующего на уровне самой быстрой основной частоты дискретизации, то локальная многоскоростная архитектура синтезируется, как описано в этом примере. Если совместно используемые ресурсы действуют на уровне более медленной частоты дискретизации, и конвейеризация тактовой частоты включена, то генератор кода синтезирует односкоростную архитектуру, которая описана в этом примере.

Открыть скрипт
Документация HDL Coder
Поддержка
Для просмотра документации необходимо авторизоваться на сайте