Bitwise Operator

Заданная битовая операция на входных параметрах

Библиотека:
Simulink / Логика и Битовые операции
HDL Coder / Логика и Битовые операции

Описание

Блок Bitwise Operator выполняет битовую операцию, которую вы задаете на одном или нескольких операндах. В отличие от логических операций блока Logical Operator, битовые операции обрабатывают операнды как вектор битов, а не одного значения.

Ограничения на блочные операции

Блок Bitwise Operator не поддерживает операции сдвига. Для операций сдвига используйте блок Shift Arithmetic.

Когда сконфигурировано как логический элемент мультивхода XOR, этот блок выполняет по модулю 2 сложения согласно Стандарту IEEE^® для Логических Элементов.

Порты

Входной параметр

развернуть все

`Port_1` — Входной сигнал
скаляр | вектор

Входной сигнал в виде скаляра или вектора.

НЕ оператор принимает только один вход, который может быть скаляром или вектором. Если вход является вектором, выход является вектором, одного размера содержащий поразрядные логические дополнения элементов входного вектора.
Для одного векторного входа блок применяет операцию (кроме НЕ оператора) ко всем элементам вектора.
Для двух или больше входных параметров блок выполняет операцию между всеми входными параметрами. Если входные параметры являются векторами, блок выполняет операцию между соответствующими элементами векторов, чтобы произвести векторный выход.

Вывод

развернуть все

`Port_1` — Выходной сигнал
скаляр | вектор

Выходной сигнал, заданный как выходные данные, вводит, который блок наследовал от ведущего блока, должен представлять нуль точно. Типы данных, которые удовлетворяют этому условию, включают типы данных беззнаковых целых чисел и целое число со знаком.

Размер блока выход зависит от количества входных параметров, размера вектора и оператора, который вы выбираете. Если вы не задаете немного маски, выход является скаляром. Если вы действительно задаете немного маски, выход является вектором.

Параметры

развернуть все

`Operator` — Побитовый логический оператор
AND (значение по умолчанию) | OR | NOR | NAND | XOR | НЕТ

Задайте побитовый логический оператор для операндов блока.

Можно выбрать одну из этих битовых операций:

Битовая операция	Описание
И	TRUE, если соответствующие биты являются всем TRUE
ИЛИ	TRUE, если по крайней мере один из соответствующих битов является TRUE
NAND	TRUE, если по крайней мере один из соответствующих битов является FALSE
NOR	TRUE, если никакие соответствующие биты не являются TRUE
Xor	TRUE, если нечетное число соответствующих битов является TRUE
НЕТ	TRUE, если вход является FALSE (доступный только для одного входа)

Программируемое использование

Параметры блоков: logicop

Ввод: символьный вектор

Значения: 'AND'|'OR' |'NAND'|'NOR' |'XOR' | 'NOT'

Значение по умолчанию: 'AND'

`Use bit mask` — Выберите, чтобы использовать битовую маску
проверенное (значение по умолчанию) | неконтролируемый

Выберите, чтобы использовать битовую маску. Снятие этого флажка включает Количество входных портов и отключает маску Битовой маски и Обработки как.

Программируемое использование

Параметры блоков: UseBitMask

Ввод: символьный вектор

Значения: 'off'|'on'

Значение по умолчанию: 'on'

`Number of input ports` — Количество входных сигналов
1 (значение по умолчанию) | целое число

Задайте количество входных параметров. У вас может быть больше чем один входной порт.

Зависимость

Снятие флажка Use bit mask включает Количество входных портов и отключает маску Битовой маски и Обработки как.

Программируемое использование

Параметры блоков: NumInputPorts

Ввод: символьный вектор

Значения: положительное целое число

Значение по умолчанию: '1'

`Bit Mask` — Битовая маска, чтобы сопоставить с одним входом
bin2dec (значение по умолчанию)

Задайте битовую маску, чтобы сопоставить с одним входом.

Можно использовать битовую маску, чтобы установить, добраться, или очиститься немного на входе.

Выполнять...	Установите параметр Оператора на...	И создайте немного маски с...
Bitset	ИЛИ	1 для каждого соответствующего входного бита, который вы хотите установить на 1
Ясный бит	И	0 для каждого соответствующего входного бита, который вы хотите установить на 0
Bitget	И	1 для каждого соответствующего входного бита, который вы хотите получить

Предположим, что вы хотите установить четвертый бит 8-битного входного вектора. Битовая маска была бы 00010000, который можно задать как 2^4 для параметра Bit Mask. Чтобы очистить бит, битовая маска была бы 11101111, который можно задать как 2^7+2^6+2^5+2^3+2^2+2^1+2^0 для параметра Bit Mask.

Совет

Не используйте маску, больше, чем 53 бита. В противном случае сообщение об ошибке появляется в процессе моделирования.

Зависимость

Этот параметр доступен только, когда вы выбираете Use bit mask.

Программируемое использование

Параметры блоков: BitMask

Ввод: символьный вектор

Значения: положительное целое число

Значение по умолчанию: 'bin2dec('11011001')'

`Treat mask as` — Обработайте маску как реальное значение или сохраненное целое число
`Stored Integer` (значение по умолчанию) | `Real World Value`

Задайте, обработать ли маску как реальное значение или сохраненное целое число.

Схемой кодирования является V = SQ + B, как описано в Масштабирующемся (Fixed-Point Designer) в документации Fixed-Point Designer™. Real World Value обрабатывает маску как V. Stored Integer обрабатывает маску как Q.

Зависимость

Этот параметр доступен только, когда вы выбираете Use bit mask.

Программируемое использование

Параметры блоков: BitMaskRealWorld

Ввод: символьный вектор

Значения: 'Real World Value' | 'Stored Integer'

Значение по умолчанию: 'Stored Integer'

Примеры модели

Unsigned Inputs for the Bitwise Operator Block

Входные параметры без знака для блока побитового оператора

Как кладка блоков Побитового оператора для входных параметров без знака.

Открыть скрипт

Signed Inputs for the Bitwise Operator Block

Входные параметры со знаком для блока побитового оператора

Как кладка блоков Побитового оператора для входных параметров со знаком.

Открыть скрипт

WWV Digital Receiver - Synchronization and Detection

WWV цифровой получатель - синхронизация и обнаружение

Реализация цифрового получателя, который синхронизирует с широковещательной передачей информации о временном коде по радио станцию WWV и декодирует его, чтобы отобразить информацию времени. Пример использует Simulink®, DSP System Toolbox™ и продукты Stateflow® с Функциональным блоком MATLAB®, чтобы достигнуть простого некогерентного цифрового получателя.

Открытая модель

Характеристики блока

Типы данных	`^Boolean[a]` \| `fixed point` \| `integer`
Прямое сквозное соединение	`no`
Многомерные сигналы	`yes`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`
^[a] Битовые операции не рекомендуются для использования с булевыми сигналами.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Bitwise Operator

Описание

Ограничения на блочные операции

Порты

Входной параметр

`Port_1` — Входной сигнал
скаляр | вектор

Вывод

`Port_1` — Выходной сигнал
скаляр | вектор

Параметры

`Operator` — Побитовый логический оператор
AND (значение по умолчанию) | OR | NOR | NAND | XOR | НЕТ

Программируемое использование

`Use bit mask` — Выберите, чтобы использовать битовую маску
проверенное (значение по умолчанию) | неконтролируемый

Программируемое использование

`Number of input ports` — Количество входных сигналов
1 (значение по умолчанию) | целое число

Зависимость

Программируемое использование

`Bit Mask` — Битовая маска, чтобы сопоставить с одним входом
bin2dec (значение по умолчанию)

Совет

Зависимость

Программируемое использование

`Treat mask as` — Обработайте маску как реальное значение или сохраненное целое число
`Stored Integer` (значение по умолчанию) | `Real World Value`

Зависимость

Программируемое использование

Примеры модели

Входные параметры без знака для блока побитового оператора

Входные параметры со знаком для блока побитового оператора

WWV цифровой получатель - синхронизация и обнаружение

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Представлено до R2006a

Документация Simulink

Поддержка

Документация

Bitwise Operator

Описание

Ограничения на блочные операции

Порты

Входной параметр

Port_1 — Входной сигнал скаляр | вектор

Вывод

Port_1 — Выходной сигнал скаляр | вектор

Параметры

Operator — Побитовый логический оператор AND (значение по умолчанию) | OR | NOR | NAND | XOR | НЕТ

Программируемое использование

Use bit mask — Выберите, чтобы использовать битовую маску проверенное (значение по умолчанию) | неконтролируемый

Программируемое использование

Number of input ports — Количество входных сигналов 1 (значение по умолчанию) | целое число

Зависимость

Программируемое использование

Bit Mask — Битовая маска, чтобы сопоставить с одним входом bin2dec (значение по умолчанию)

Совет

Зависимость

Программируемое использование

Treat mask as — Обработайте маску как реальное значение или сохраненное целое число Stored Integer (значение по умолчанию) | Real World Value

Зависимость

Программируемое использование

Примеры модели

Входные параметры без знака для блока побитового оператора

Входные параметры со знаком для блока побитового оператора

WWV цифровой получатель - синхронизация и обнаружение

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Представлено до R2006a

Документация Simulink

Поддержка

`Port_1` — Входной сигнал
скаляр | вектор

`Port_1` — Выходной сигнал
скаляр | вектор

`Operator` — Побитовый логический оператор
AND (значение по умолчанию) | OR | NOR | NAND | XOR | НЕТ

`Use bit mask` — Выберите, чтобы использовать битовую маску
проверенное (значение по умолчанию) | неконтролируемый

`Number of input ports` — Количество входных сигналов
1 (значение по умолчанию) | целое число

`Bit Mask` — Битовая маска, чтобы сопоставить с одним входом
bin2dec (значение по умолчанию)

`Treat mask as` — Обработайте маску как реальное значение или сохраненное целое число
`Stored Integer` (значение по умолчанию) | `Real World Value`

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.