Counter Free-Running

Подсчитайте и переполнитесь назад, чтобы обнулить после достижения максимального значения для конкретного количества битов

расширьте все на странице

Библиотека:
Simulink / Источники
HDL Coder / Источники

Описание

Блок Counter Free-Running рассчитывает вплоть до достижения максимального значения, 2^Nbits – 1, где Nbits является количеством битов. Затем счетчик переполняется, чтобы обнулить и начинает подсчитывать снова.

После переполнения счетчик всегда инициализирует, чтобы обнулить. Однако, если вы выбираете глобальную переменную, удваивает переопределение, the Counter Free-Running блок не переносится назад, чтобы обнулить.

Примечание

Этот блок не сообщает, переносятся на предупреждениях переполнения в процессе моделирования. Чтобы сообщить об этих предупреждениях, смотрите Simulink.restoreDiagnostic страница с описанием. Блок действительно сообщает об ошибках, должных переноситься на переполнении.

Порты

Вывод

развернуть все

`Port_1` — Считайте значение
скаляр

Считайте значение в виде беззнакового целого 8 битов, 16 битов или 32 битов.

Типы данных: uint8 | uint16 | uint32

Параметры

развернуть все

`Number of Bits` — Количество битов
16 (значение по умолчанию) | скаляр

Задайте количество битов как конечное, с действительным знаком. Когда вы задаете:

Положительное целое число, например, 8, блок рассчитывает до ^{28 – 1}, который является 255.
Выражение беззнаковых целых чисел, например, uint8(8), блок рассчитывает до ^{uint8(2uint8(8) – 1)}, который является 254.

Программируемое использование

Параметры блоков: NumBits

Ввод: символьный вектор

Значения: скаляр

Значение по умолчанию: '16'

`Sample time` — Интервал между выборками
-1 (значение по умолчанию) | скаляр | вектор

Задайте временной интервал между выборками как скаляр (sampling period), или двухэлементный вектор ([sampling period, initial offset]). Чтобы наследовать шаг расчета, установите этот параметр на -1. Для получения дополнительной информации см. Настройку времени выборки.

Программируемое использование

Параметры блоков: tsamp

Ввод: символьный вектор

Значения: скаляр | вектор

Значение по умолчанию: '-1'

Примеры модели

Bit Specification Using a Positive Integer

Битная спецификация Используя положительное целое число

Задайте Количество битов в блоке Counter Free-Running как положительное целое число.

Открытая модель

Bit Specification Using an Unsigned Integer Expression

Битная спецификация Используя выражение Целого числа без знака

Задайте Количество битов в блоке Counter Free-Running как выражение беззнаковых целых чисел.

Открытая модель

Характеристики блока

Типы данных	`fixed point` \| `integer`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Не рекомендуемый для производственного кода. Относится к пределам ресурса и ограничениям на скорость и память, часто находимую во встраиваемых системах. Сгенерированный код может содержать динамическое выделение и освобождение от памяти, рекурсии, дополнительная память наверху, и широко различные времена выполнения. В то время как код функционально допустим и обычно приемлем в богатых ресурсом средах, меньшие целевые процессоры часто не могут поддерживать такой код. Обычно, блоки развиваются к тому, чтобы быть подходящим для производственного кода. Таким образом блоки, подходящие для производственного кода, остаются подходящими.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Counter Free-Running

Описание

Примечание

Порты

Вывод

`Port_1` — Считайте значение
скаляр

Параметры

`Number of Bits` — Количество битов
16 (значение по умолчанию) | скаляр

Программируемое использование

`Sample time` — Интервал между выборками
-1 (значение по умолчанию) | скаляр | вектор

Программируемое использование

Примеры модели

Битная спецификация Используя положительное целое число

Битная спецификация Используя выражение Целого числа без знака

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Представлено до R2006a

Документация Simulink

Поддержка

Документация

Counter Free-Running

Описание

Примечание

Порты

Вывод

Port_1 — Считайте значение скаляр

Параметры

Number of Bits — Количество битов16 (значение по умолчанию) | скаляр

Программируемое использование

Sample time — Интервал между выборками-1 (значение по умолчанию) | скаляр | вектор

Программируемое использование

Примеры модели

Битная спецификация Используя положительное целое число

Битная спецификация Используя выражение Целого числа без знака

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Представлено до R2006a

Документация Simulink

Поддержка

`Port_1` — Считайте значение
скаляр

`Number of Bits` — Количество битов
16 (значение по умолчанию) | скаляр

`Sample time` — Интервал между выборками
-1 (значение по умолчанию) | скаляр | вектор

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.