Dead Zone Dynamic

Обеспечьте динамическую область нулевого выхода

Библиотека:
Simulink / Разрывы
HDL Coder / Разрывы

Описание

Блок Dead Zone Dynamic генерирует область нулевого выхода на основе динамических входных сигналов, которые задают верхнее и нижний предел. Блок выход зависит от входа u и значений входных сигналов up и lo.

Входной параметр	Вывод
`u >= lo` и `u <= up`	Нуль
`u > up`	`u` – `up`
`u < lo`	`u` – `lo`

Блок Dead Zone Dynamic является подсистемой маскированной и не имеет никаких параметров.

Порты

Входной параметр

развернуть все

`u` — Входной сигнал
скаляр | вектор

Входной сигнал к мертвому зональному алгоритму.

`lo` — Нижний предел для мертвой зоны
скаляр | вектор

Динамическое значение, обеспечивающее нижнюю границу области нулевого выхода. Когда вход меньше lo затем, выходное значение смещено вниз значением lo.

`up` — Верхний предел для мертвой зоны
скаляр

Динамическое значение, обеспечивающее верхнюю границу области нулевого выхода. Когда вход больше up затем, выходное значение смещено вниз значением up.

Вывод

развернуть все

`y` — Выходной сигнал
скаляр | вектор

Выходной сигнал после динамического мертвого зонального алгоритма применяется к входному сигналу.

Характеристики блока

Типы данных	`double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Dead Zone Dynamic

Описание

Порты

Входной параметр

`u` — Входной сигнал
скаляр | вектор

`lo` — Нижний предел для мертвой зоны
скаляр | вектор

`up` — Верхний предел для мертвой зоны
скаляр

Вывод

`y` — Выходной сигнал
скаляр | вектор

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Представлено до R2006a

Документация Simulink

Поддержка

Документация

Dead Zone Dynamic

Описание

Порты

Входной параметр

u — Входной сигнал скаляр | вектор

lo — Нижний предел для мертвой зоны скаляр | вектор

up — Верхний предел для мертвой зоны скаляр

Вывод

y — Выходной сигнал скаляр | вектор

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Представлено до R2006a

Документация Simulink

Поддержка

`u` — Входной сигнал
скаляр | вектор

`lo` — Нижний предел для мертвой зоны
скаляр | вектор

`up` — Верхний предел для мертвой зоны
скаляр

`y` — Выходной сигнал
скаляр | вектор

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.