Генератор кода явным образом не группирует примитивные блоки, которые составляют неатомарный блок подсистемы маскированный в сгенерированном коде. Эта гибкость допускает более эффективную генерацию кода. В определенных случаях можно достигнуть группировки путем конфигурирования блока подсистемы маскированного, чтобы выполниться как атомарный модуль путем выбирания опции Treat as atomic unit.
HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.
Архитектура HDL
Этот блок имеет одну, архитектуру HDL по умолчанию.
Свойства блока HDL
| ConstrainedOutputPipeline | Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значением по умолчанию является 0. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
|
| InputPipeline | Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значением по умолчанию является 0. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
|
| OutputPipeline | Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значением по умолчанию является 0. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).
|
