HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.
Архитектура HDL
Этот блок имеет одну, архитектуру HDL по умолчанию.
Свойства блока HDL
| Общий |
|---|
| ConstrainedOutputPipeline | Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. Значением по умолчанию является 0. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
|
| InputPipeline | Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значением по умолчанию является 0. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
|
| OutputPipeline | Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. Значением по умолчанию является 0. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).
|
| Нативная плавающая точка |
|---|
| LatencyStrategy | Задайте, сопоставить ли блоки в вашем проекте к inheritMax min, Zero, или Custom для оператора с плавающей точкой. Значением по умолчанию является inherit. См. также LatencyStrategy (HDL Coder).
|
| NFPCustomLatency | Чтобы задать значение, установите LatencyStrategy на Custom. HDL Coder добавляет задержку, равную значению, которое вы задаете для установки NFPCustomLatency. См. также NFPCustomLatency (HDL Coder).
|
Поддержка комплексных данных
Этот блок поддерживает генерацию кода для комплексных сигналов.
