sldvtimer | Идентифицируйте, изменитесь, и оптимизация таймера отображения |
sldvextract | Извлеките подсистему или содержимое подграфика в новую модель для анализа |
Описывает характеристики модели, которые могут усложнить анализ.
Подход снизу вверх к анализу модели
Объясняют преимущества анализа модели начиная с низкоуровневых элементов.
Обзор методов для анализа больших моделей.
Модели с большим пространством состояний верификации
Методы, чтобы упростить сложность моделей с большими пространствами состояний верификации.
Описывает методы для анализа большой модели.
Докажите свойства в больших моделях
Описывает рабочие процессы и лучшые практики для доказательства свойств в больших моделях.
Извлеките подсистемы для анализа
Объясняет, как подсистемы и атомарные подграфики извлечены для отдельного анализа.
Управляйте данными модели, чтобы упростить анализ
Упростите свою модель, чтобы упростить анализ Simulink® Design Verifier™.
Входные параметры модели раздела для инкрементной генерации тестов
Как описано в Ограничивают Данные, можно ограничить значения входных параметров модели с помощью блока Simulink Design Verifier Test Condition.
Лучшые практики для обработки счетчиков и таймеров в вашей модели, чтобы избежать по усложнению анализа Simulink Design Verifier.
Если вы имеете модель Simulink и с логическими и с арифметическими операциями, считаете анализ только логическими операциями.
Увеличьте выделенную память для аналитической генерации отчета
Объясняет, как увеличить объем памяти, таким образом, программное обеспечение может создать отчеты для больших моделей.