Exponenta Banner

sldvlogsignals

Регистрируйте значения входного порта симуляции

свернуть все на странице

Синтаксис

data = sldvlogsignals(model_block)
data = sldvlogsignals(harness_model)
data = sldvlogsignals(harness_model, test_case_index)

Примечание

sldvlogsignals замены sldvlogdata.

Описание

пример

data = sldvlogsignals(model_block) симулирует модель, которая содержит model_block и регистрирует входные сигналы к model_block блок. model_block должен быть блок Simulink® Model. sldvlogsignals записывает записанные данные в структуре data.

data = sldvlogsignals(harness_model) симулирует каждый тест в harness_model и регистрирует входные сигналы с блоком Test Unit в модели тестовой обвязки. Сгенерируйте harness_model при помощи анализа Simulink Design Verifier™, sldvmakeharness, или slvnvmakeharness.

data = sldvlogsignals(harness_model, test_case_index) симулирует каждый тест в блоке Signal Builder или Signal Editor harness_model это задает test_case_index. sldvlogsignals регистрирует входные сигналы с блоком Test Unit в модели тестовой обвязки. Если вы не используете test_case_index, sldvlogsignals симулирует каждый тест в Signal Builder или Signal Editor.

Примеры

свернуть все

Используйте регистрируемые сигналы создать модель тестовой обвязки, чтобы визуализировать данные.

Симулируйте блок CounterB Model, который ссылается на sldemo_mdlref_counter модель, в контексте sldemo_mdlref_basic модель. Затем регистрируйте данные:

open_system('sldemo_mdlref_basic');
data = sldvlogsignals('sldemo_mdlref_basic/CounterB');

Создайте модель тестовой обвязки для sldemo_mdlref_counter модель при помощи записанных данных и опции обвязки по умолчанию:

load_system('sldemo_mdlref_counter');
harnessOpts = sldvharnessopts;
[~, harnessFilePath]  = ...
    sldvmakeharness('sldemo_mdlref_counter', data, harnessOpts);

Входные параметры

свернуть все

Полный путь блока или указатель на блок Simulink Model.

Назовите или обработайте к модели тестовой обвязки что программное обеспечение Simulink Design Verifier, sldvmakeharness, или slvnvmakeharness создает.

Массив целых чисел, который задает тесты в блоке Signal Builder модели тестовой обвязки, чтобы симулировать.

Выходные аргументы

свернуть все

Структура, которая содержит записанные данные.

Смотрите также

|

Темы

Представленный в R2010b

Документация Simulink Design Verifier
Поддержка