развернуть все
Этот блок реализует помогший CRC декодер списка последовательных отмен, который использует длину списка два. Декодер выполняет итерации по всему LLRs в дереве, чтобы достигнуть решения некоторое время и затем использует то решение декодировать следующий бит. Шаг устранения чередования включен только, когда вы устанавливаете параметр Link direction на Downlink
.
Эта схема показывает архитектуру полярного декодера.
Этап Настройки используется, когда K и значения входного порта E изменяются. Блок вычисляет местоположения информационных битов и передает их этапу Решения. Поскольку шаблоны отображения вычисляются по мере необходимости, а не хранятся в оборудовании, блок поддерживает весь K и значения E в поддерживаемой области значений. Этап Настройки также вычисляет шаблон чередования, когда вы устанавливаете параметр Link direction на Downlink
.
Когда вы устанавливаете параметр Configuration source на Property
, K и значения параметров E являются константами, таким образом, декодер не реализует этап Настройки. В этом случае блок включает статические интерполяционные таблицы, которые содержат предварительно вычисленную настройку.
Чтобы минимизировать расчеты для каждого декодируют, Древовидная Память хранит вероятность каждого узла, являющегося тем или нулем. Каждая итерация обновляет только LLRs, которые изменились. Базовый этап декодирования использует уравнения обновления LLR от [3].
Этап Решения проверяет значение LLR по ожидаемым местоположениям информационных битов и замороженных битов и возвращает трудное решение в Древовидную Память. Если бит, как ожидают, будет заморожен, этап Решения возвращает трудное решение о нуле и обновляет вероятности связанных путей. Память Пути восстанавливает два наиболее вероятных пути от результатов трудного решения и передает пути и баллы к следующему этапу. Этап Выбора Пути вычисляет CRC для обоих путей и затем выбирает путь, который передает CRC. Если оба, сбой CRCs, блок возвращает путь, который имеет более высокий счет.
Эта реализация совпадает с производительностью функции 5G Toolbox nrPolarDecode
с длиной списка два. Поскольку блок использует фиксированную точку внутренние типы, любыми различиями является результат квантования. Этот график показывает производительность блока при использовании 6-битных входных параметров LLR.
Задержка
Таблица показывает задержки в качестве примера блока NR Polar Decoder для каждого N при декодировании для восходящего канала и нисходящих каналов. N является закодированной длиной сообщения степени двойки, определенной из значений K и E.
N | Восходящая задержка | Нисходящая задержка |
---|
32 | 379 | Нет данных |
64 | 653 | 739 |
128 | 1179 | 1265 |
256 | 2236 | 2322 |
512 | 4374 | 4460 |
1024 | 9242 | Не применяется |
Точная задержка варьируется на основе значений K и E. Задержка более длинна для систем координат, где K и изменение значений входного порта E и блок должны вычислить новую настройку. Поскольку задержка варьируется, используйте управляющий сигнал выхода nextFrame определить, когда блок готов к новому входному кадру.
Эта форма волны показывает, как задержка меняется в зависимости от K и значений входного порта E. Когда значения порта входа K и E равняются 132 и 256, блок имеет задержку 2 369 циклов от сигнала входа start до выхода nextFrame. Когда значения порта K и E превращаются на 54 и 124, изменения задержки в 1 274 циклах.
Производительность
Эта таблица показывает результаты синтеза данных ресурсов и данных о производительности блока, когда это сконфигурировано с K и E как входные порты, набор параметра Link direction к Downlink
, и 6-битный вход LLRs. Сгенерированный HDL предназначен на оценочную плату Xilinx® Zynq®-7000 ZC706. Проект достигает частоты часов 290 МГц.
Ресурс | Используемый номер |
---|
Срез LUTs | 3354 |
Регистры среза | 2562 |
DSP48 | 0 |
Блокируйте RAM | 4.5 |
Эта таблица показывает ту же настройку, кроме с набором параметра Link direction к Uplink
.
Ресурс | Используемый номер |
---|
Срез LUTs | 3421 |
Регистры среза | 2363 |
DSP48 | 0 |
Блокируйте RAM | 5.5 |
Блок использует меньше ресурсов, когда K и E заданы параметрами.