BPSK Demodulator Baseband

Демодулируйте модулируемые BPSK данные

  • Библиотека:
  • Communications Toolbox / Модуляция / Цифровая Полосовая модуляция / PM

    Поддержка HDL Communications Toolbox / Модуляция / PM

  • BPSK Demodulator Baseband block

Описание

Блок BPSK Demodulator Baseband демодулирует сигнал, который модулировался с помощью бинарного метода манипулирования сдвига фазы. Вход представляет собой репрезентацию модулированного сигнала. Этот блок принимает на вход сигнал в виде вектора - столбца или скалярной величины. Входной сигнал должен быть сигналом комплекса дискретного времени. Блок-диаграммы точки exp (jθ) и-exp (jθ) к 0 и 1, соответственно, где θ является параметром Phase offset.

Порты

Входной параметр

развернуть все

Модулируемый BPSK сигнал в виде скаляра, вектора или матрицы. Когда этот вход является матрицей, каждый столбец обработан как независимый канал.

Типы данных: double | single | fixed point
Поддержка комплексного числа: Да

Вывод

развернуть все

Демодулируемый сигнал, возвращенный как скаляр или вектор. Если выход является скаляром, значение является целым числом. Если выход является вектором, это - вектор с бинарным знаком или с целочисленным знаком.

Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean

Параметры

развернуть все

Когда вы устанавливаете параметр Decision type на Hard decision, можно установить этот параметр на Inherit via internal rule, Smallest unsigned integer'double'единственныйint8uint8int16uint16int32uint32, или boolean.

Когда вы устанавливаете этот параметр на Inherit via internal rule, блок наследовал тип выходных данных от входного порта. Если вход является типом с плавающей точкой (single или double) тип выходных данных совпадает с типом входных данных. Если тип входных данных будет фиксированной точкой, тип выходных данных будет работать, как будто этот параметр устанавливается на Smallest unsigned integer.

Когда вы устанавливаете этот параметр на Smallest unsigned integer, блок выбирает тип выходных данных на основе настроек, используемых в панели Hardware Implementation диалогового окна Configuration Parameters модели. Если вы выбираете ASIC/FPGA выбран в панели Hardware Implementation, тип выходных данных является идеальным минимальным однобитным размером, который является., ufix(1). Для всех других выборов тип выходных данных является беззнаковым целым с самым маленьким доступным размером слова, достаточно большим, чтобы соответствовать одному биту. Это значение обычно соответствует размеру символа (например, uint8).

Фактор Derotate в виде Same word length as input или Specify word length. Этот параметр применяется только, когда вход является фиксированной точкой и Phase offset (рад), параметр не является кратным π/2.

Тип решения используется во время демодуляции в виде Hard decision, Log-likelihood ratio или Approximate log-likelihood ratio. Выходные значения, когда вы выбираете Log-likelihood ratio и Approximate log-likelihood ratio имеют совпадающий тип данных как входные значения. Для получения дополнительной информации алгоритма см. Точный Алгоритм LLR и Аппроксимируйте Алгоритм LLR в Руководстве пользователя Communications Toolbox™ для деталей алгоритма.

Шумовой источник отклонения в виде Dialog или Port.

Выберите Dialog задавать шумовое отклонение с помощью параметра Noise variance. Выберите Portпозволять порту ввести шумовое отклонение.

Этот параметр задает шумовое отклонение во входном сигнале. Этот параметр является настраиваемым в режиме normal mode, режиме Accelerator и быстром режиме Accelerator.

Если вы используете Simulink® Coder™ быстрая симуляция (RSIM) цель, чтобы создать исполняемый файл RSIM, то можно настроить параметр, не перекомпилировав модель. Это полезно для симуляций Монте-Карло, в которых вы запускаете симуляцию многократно (возможно, на нескольких компьютерах) с различными количествами шума.

Алгоритм LLR включает вычислительные экспоненциалы очень больших или очень небольших чисел с помощью конечной арифметики точности и выражений:

  • Inf к -Inf если Noise variance очень высок

  • NaN если Noise variance и степень сигнала являются оба очень маленькими

В таких случаях используйте аппроксимированный LLR, когда его алгоритм не включает вычислительные экспоненциалы.

Зависимости

Чтобы включить этот параметр, установите параметр Noise variance source на Dialog.

Фаза нулевой точки в виде скаляра с действительным знаком. Модули исчисляются в радианах.

Пример: pi/4

Тип данных выхода в виде одной из этих опций.

  • Inherit via internal rule

  • Smallest unsigned integer

  • double

  • single

  • int8

  • uint8

  • int16

  • uint16

  • int32

  • uint32

  • boolean

Когда вы устанавливаете параметр Decision type на

  • Hard decision, можно установить этот параметр на Inherit via internal rule, Smallest unsigned integer'double'единственныйint8uint8int16uint16int32uint32, или boolean

  • Inherit via internal rule (значение по умолчанию), блок наследовал тип выходных данных от входного порта. Если вход является типом с плавающей точкой (single или double), тип выходных данных совпадает с типом входных данных. Если тип входных данных является фиксированной точкой, тип выходных данных работает, как будто вы устанавливаете этот параметр на Smallest unsigned integer.

  • Smallest unsigned integer, блок выбирает тип выходных данных на основе настроек, используемых в панели Hardware Implementation диалогового окна Configuration Parameters модели. Если вы выбираете ASIC/FPGA в панели Hardware Implementation тип выходных данных является идеальным минимальным однобитным размером, то есть, ufix(1). Для всех других выборов тип выходных данных является беззнаковым целым с самым маленьким доступным размером слова, достаточно большим, чтобы соответствовать одному биту, обычно соответствуя размеру символа (например, uint8).

  • Log-likelihood ratio или Approximate log-likelihood ratio, блок наследовал тип выходных данных от входа (например, если вход имеет тип данных double, выход имеет также тип данных double).

Характеристики блока

Типы данных

Boolean | double | fixed point[][]ab | integer | single

Многомерные сигналы

no

Сигналы переменного размера

yes

[a]  Входные параметры фиксированной точки должны быть подписаны.

[b]  ufix (1) только при выходе, когда ASIC/FPGA выбран в Панели Аппаратной реализации.

Алгоритмы

Схема связи демодулятора BPSK трудного решения для тривиального смещения фазы (кратное π/2)

Демодулятор BPSK трудного решения схема связи с плавающей точкой для нетривиального смещения фазы

Схема связи фиксированной точки демодулятора BPSK трудного решения для нетривиального смещения фазы

Для получения дополнительной информации о точном LLR и аппроксимированных случаях LLR (мягкое решение), см. Точный Алгоритм LLR и Аппроксимируйте Алгоритм LLR в Руководстве пользователя Communications Toolbox.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Представлено до R2006a
Для просмотра документации необходимо авторизоваться на сайте