BPSK Modulator Baseband

Модулируйте сигнал при помощи метода BPSK

Библиотека:
Communications Toolbox / Модуляция / Цифровая Полосовая модуляция / PM
Поддержка HDL Communications Toolbox / Модуляция / PM

Описание

Блок BPSK Modulator Baseband модулирует сигнал при помощи метода бинарного манипулирования сдвига фазы (BPSK). Выход представляет собой репрезентацию модулированного сигнала.

Входной сигнал должен быть дискретным временем сигнал с бинарным знаком. Если входной бит 0 или 1, то модулируемым символом является exp(jθ) или -exp(jθ), соответственно, где θ представляет параметр Phase offset (rad).

Порты

Входной параметр

развернуть все

`Port_1` — Входные данные
скаляр | вектор

Входной сигнал в виде скаляра или вектора.

Если вы задаете скаляр, это должно быть целое число от 0 до M – 1, где M является порядком модуляции.
Если вы задаете вектор, элементами должны быть или целые числа от 0 до M-1 или двоичные значения. Если вы задаете бинарный вектор, число элементов должно быть целочисленным кратным количество битов на символ. Количество битов на символ равно _log2 (M).

Вывод

развернуть все

`Port_1` — Модулируемый BPSK сгенерированный модулированный сигнал
скаляр | вектор

Модулируемый BPSK сгенерированный модулированный сигнал, возвращенный как комплексный скаляр или вектор из комплексных чисел.

Типы данных: single | double | fixed point
Поддержка комплексного числа: Да

Параметры

развернуть все

`Phase offset (rad)` — Фаза нулевой точки
0 (значение по умолчанию) | конечный скаляр с действительным знаком

Задайте конечный скаляр с действительным знаком для фазы нулевой точки созвездия в радианах.

Пример: pi/4

`Output data type` — Тип выходных данных
`double` (значение по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Тип данных выхода. Установите этот параметр на одну из опций фиксированной точки или <data type expression> включить параметры, в которых вы задаете дополнительные детали. Установите этот параметр на Inherit via back propagation, совпадать с типом выходных данных и масштабирующийся со следующим блоком в модели.

Примеры модели

Cyclic Redundancy Check of Noisy BPSK Data Frames in Simulink

Контроль циклическим избыточным кодом шумных систем координат данных о BPSK в Simulink

Используйте код CRC, чтобы обнаружить ошибки системы координат в шумном сигнале BPSK.

Frame Synchronization Using Barker Code Preamble

Структурируйте синхронизацию Используя преамбулу кусачек для снятия оболочки кода

Используйте длину 13 преамбул системы координат Баркера кода для синхронизации системы координат битов данных.

Характеристики блока

Типы данных	`Boolean` \| `double` \| `^{fixed point[][]a}^b` \| `integer` \| `single`
Многомерные сигналы	`no`
Сигналы переменного размера	`yes`
^[a] ufix (перекрывают (log2 (M))), только во входе для M-арной модуляции. ^[b] Фиксированная точка выходные параметры должна быть подписана.

Советы

Блок BPSK Modulator Baseband предусматривает возможность визуализировать сигнальное созвездие из маски блока. Эта функция визуализации созвездия позволяет вам визуализировать сигнальное созвездие для заданных параметров блоков. Для получения дополнительной информации смотрите раздел Constellation Visualization Руководства пользователя Communications Toolbox™.

Алгоритмы

Фазовая модуляция является линейным методом полосовой модуляции, в котором сообщение модулирует фазу постоянного амплитудного сигнала. Бинарное манипулирование сдвига фазы (BPSK) является двумя схемами фазовой модуляции, где 0 и 1’s в двоичном сообщении представлен двумя различными состояниями фазы в сигнале поставщика услуг

$s_{n} (t) = \sqrt{\frac{2 E_{b}}{T_{b}}} \cos (2 π f_{c} t + π (1 - n)); n \in {0, 1},$

где:

_Eb является энергией на бит.
_Tb является битной длительностью.
_fc является несущей частотой.

В MATLAB^® основополосное представление сигнала BPSK

$s_{n} (t) = \cos (π n); n \in {0, 1} .$

Сигнал BPSK имеет две фазы: 0 и π.

Вероятность небольшой ошибки в канале AWGN

$P_{b} = Q (\sqrt{\frac{2 E_{b}}{N_{0}}}),$

где _N0 является шумовой степенью спектральная плотность.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Смотрите также

Объекты

comm.BPSKDemodulator | comm.BPSKModulator | comm.DBPSKModulator | comm.PSKModulator

Блоки

BPSK Demodulator Baseband | DBPSK Modulator Baseband | M-PSK Modulator Baseband | QPSK Modulator Baseband

Представлено до R2006a

Документация

BPSK Modulator Baseband

Описание

Порты

Входной параметр

`Port_1` — Входные данные
скаляр | вектор

Вывод

`Port_1` — Модулируемый BPSK сгенерированный модулированный сигнал
скаляр | вектор

Параметры

`Phase offset (rad)` — Фаза нулевой точки
0 (значение по умолчанию) | конечный скаляр с действительным знаком

`Output data type` — Тип выходных данных
`double` (значение по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Примеры модели

Контроль циклическим избыточным кодом шумных систем координат данных о BPSK в Simulink

Структурируйте синхронизацию Используя преамбулу кусачек для снятия оболочки кода

Характеристики блока

Советы

Алгоритмы

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Объекты

Блоки

Документация Communications Toolbox

Поддержка

Документация

BPSK Modulator Baseband

Описание

Порты

Входной параметр

Port_1 — Входные данные скаляр | вектор

Вывод

Port_1 — Модулируемый BPSK сгенерированный модулированный сигнал скаляр | вектор

Параметры

Phase offset (rad) — Фаза нулевой точки0 (значение по умолчанию) | конечный скаляр с действительным знаком

Output data type — Тип выходных данных double (значение по умолчанию) | single | Inherit via back propagation | fixdt(1,16) | fixdt(1,16,0) | <data type expression>

Примеры модели

Контроль циклическим избыточным кодом шумных систем координат данных о BPSK в Simulink

Структурируйте синхронизацию Используя преамбулу кусачек для снятия оболочки кода

Характеристики блока

Советы

Алгоритмы

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Объекты

Блоки

Документация Communications Toolbox

Поддержка

`Port_1` — Входные данные
скаляр | вектор

`Port_1` — Модулируемый BPSK сгенерированный модулированный сигнал
скаляр | вектор

`Phase offset (rad)` — Фаза нулевой точки
0 (значение по умолчанию) | конечный скаляр с действительным знаком

`Output data type` — Тип выходных данных
`double` (значение по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.