comm.HDLCRCGenerator
Сгенерируйте биты CRC кода и добавьте к входным данным
Описание
Эта оптимизированная HDL Система генератора циклического избыточного кода (CRC) object™ генерирует биты циклического избыточного кода (CRC). Вместо обработки системы координат, HDLCRCGenerator Системный объект обрабатывает данные о потоковой передаче. Объект имеет управляющие сигналы синхронизации системы координат для обоих потоков входных и выходных данных.
Сгенерировать биты циклического избыточного кода:
Создайте
comm.HDLCRCGeneratorобъект и набор его свойства.Вызовите объект с аргументами, как будто это была функция.
Чтобы узнать больше, как Системные объекты работают, смотрите то, Что Системные объекты?.
Создание
Синтаксис
Описание
CRCGen = comm.HDLCRCGeneratorCRCGen. Этот объект генерирует биты CRC согласно заданному полиному генератора и добавляет их к входным данным.
CRCGen = comm.HDLCRCGenerator(Name,Value)
CRCGen = comm.HDLCRCGenerator('Polynomial',[1 0 0 0 1 0 0 0 0], ...
'FinalXORValue',[1 1 0 0 0 0 0 0]);CRCGen = comm.HDLCRCGenerator(poly,Name,Value)Polynomial свойство к poly, и другие заданные имена свойства к заданным значениям.
Свойства
Использование
Описание
Входные параметры
Выходные аргументы
Функции объекта
Чтобы использовать объектную функцию, задайте Системный объект как первый входной параметр. Например, чтобы выпустить системные ресурсы Системного объекта под названием obj, используйте этот синтаксис:
release(obj)
Примеры
CRC кодирует и декодирует для HDL
Закодируйте и декодируйте сигнал с помощью оптимизированных HDL Системных объектов генератора и детектора CRC. В этом примере показано, как включать каждый объект в функцию для генерации HDL-кода.
Создайте 32-битное сообщение, которое будет закодировано в двух 16-битных столбцах.
msg = randi([0 1],16,2);
Запуститесь для 12 шагов, чтобы вместить задержку обоих объектов. Присвойте управляющие сигналы для всех шагов. Первые две выборки являются допустимыми данными, и остаток обрабатывает задержку.
numSteps = 12; startIn = logical([1 0 0 0 0 0 0 0 0 0 0 0]); endIn = logical([0 1 0 0 0 0 0 0 0 0 0 0]); validIn = logical([1 1 0 0 0 0 0 0 0 0 0 0]);
Передайте случайный вход HDLCRCGenerator Система object™, в то время как это обрабатывает входной сигнал. Случайные данные не закодированы, потому что входом допустимый сигнал является 0 для шагов 3 - 10.
randIn = randi([0, 1],16,numSteps-2); dataIn = [msg randIn];
Запишите функцию, которая создает и вызывает каждую Систему object™. Можно сгенерировать HDL от этих функций. Генератор и детектор возражают, и имейте продолжительность CRC 16 и используйте полином по умолчанию.
Примечание: Этот объектный синтаксис запускается только в R2016b или позже. Если вы используете более ранний релиз, заменяете каждый вызов объекта с эквивалентным step синтаксис. Например, замените myObject(x) с step(myObject,x).
function [dataOut,startOut,endOut,validOut] = HDLCRC16Gen(dataIn,startIn,endIn,validIn) %HDLCRC16Gen % Generates CRC checksum using the comm.HDLCRCGenerator System object(TM) % dataIn is a binary column vector. % startIn, endIn, and validIn are logical scalar values. % You can generate HDL code from this function. persistent crcg16; if isempty(crcg16) crcg16 = comm.HDLCRCGenerator() end [dataOut,startOut,endOut,validOut] = crcg16(dataIn,startIn,endIn,validIn); end
function [dataOut,startOut,endOut,validOut,err] = HDLCRC16Det(dataIn,startIn,endIn,validIn) %HDLCRC16Det % Checks CRC checksum using the comm.HDLCRCDetector System object(TM) % dataIn is a binary column vector. % startIn, endIn, and validIn are logical scalar values. % You can generate HDL code from this function. persistent crcd16; if isempty(crcd16) crcd16 = comm.HDLCRCDetector() end [dataOut,startOut,endOut,validOut,err] = crcd16(dataIn,startIn,endIn,validIn); end
Вызовите функцию генератора CRC. Закодированное сообщение является исходным сообщением плюс контрольная сумма на 16 битов.
for i = 1:numSteps [dataOutGen(:,i),startOutGen(i),endOutGen(i),validOutGen(i)] = ... HDLCRC16Gen(logical(dataIn(:,i)),startIn(i),endIn(i),validIn(i)); end
crcg16 =
comm.HDLCRCGenerator with properties:
Polynomial: [1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1]
InitialState: 0
DirectMethod: false
ReflectInput: false
ReflectCRCChecksum: false
FinalXORValue: 0
Добавьте шум путем зеркального отражения немного в сообщении.
dataOutNoise = dataOutGen; dataOutNoise(2,4) = ~dataOutNoise(2,4);
Вызовите функцию детектора CRC. Выход детектора является входным сигналом с удаленной контрольной суммой. Если входная контрольная сумма не была правильна, err флаг установлен с последним словом выхода.
for i = 1:numSteps [dataOut(:,i),startOut(i),endOut(i),validOut(i),err(i)] = ... HDLCRC16Det(logical(dataOutNoise(:,i)),startOutGen(i),endOutGen(i),validOutGen(i)); end
crcd16 =
comm.HDLCRCDetector with properties:
Polynomial: [1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1]
InitialState: 0
DirectMethod: false
ReflectInput: false
ReflectCRCChecksum: false
FinalXORValue: 0
Используйте Logic Analyzer, чтобы просмотреть сигналы ввода и вывода.
channels = {'validIn','startIn','endIn',...
{'dataIn','Radix','Hexadecimal'},...
'validOutGen','startOutGen','endOutGen',...
{'dataOutGen','Radix','Hexadecimal'},...
{'dataOutNoise','Radix','Hexadecimal'},...
'validOut','startOut','endOut','err',...
{'dataOut','Radix','Hexadecimal'}};
la = dsp.LogicAnalyzer('Name','CRC Encode and Decode','NumInputPorts',length(channels),...
'BackgroundColor','Black','DisplayChannelHeight',8);
for ii = 1:length(channels)
if iscell(channels{ii})
% Display data signals as hexadecimal integers
c = channels{ii};
modifyDisplayChannel(la,ii,'Name',c{1},c{2},c{3})
% Convert binary column vector to integer
dat2 = uint16(bi2de(eval(c{1})'));
chanData{ii} = squeeze(dat2);
else
modifyDisplayChannel(la,ii,'Name',channels{ii})
chanData{ii} = squeeze(eval(channels{ii})');
end
end
la(chanData{:})
Алгоритмы
Синхронизация схемы
Эта форма волны показывает данные о потоковой передаче и сопроводительные управляющие сигналы для CRC16 с 8-битным бинарным векторным входом. Чтобы вставить слово контрольной суммы, входные кадры должны иметь достаточно пробела между.
Эта схема формы волны показывает непрерывные входные данные. Блок также поддерживает ненепрерывные данные. Выход допустимый сигнал совпадает с входом допустимый шаблон.
