Пакет: dlhdl
Сконфигурируйте пользовательский процессор глубокого обучения
Используйте dlhdl.ProcessorConfig класс, чтобы сконфигурировать пользовательский процессор, который затем передается dlhdl.buildProcessor класс, чтобы сгенерировать пользовательский процессор глубокого обучения.
dlhdl.ProcessorConfig класс создает пользовательский объект настройки процессора, который можно использовать, чтобы задать параметры процессора. Параметры процессора затем используются dlhdl.buildProcessor класс, чтобы создать и сгенерировать код для вашего пользовательского процессора глубокого обучения.
ProcessorConfig ОбъектhPC = dlhdl.ProcessorConfig
hPC =
Processing Module "conv"
ConvThreadNumber: 16
InputMemorySize: [227 227 3]
OutputMemorySize: [227 227 3]
FeatureSizeLimit: 1024
Processing Module "fc"
FCThreadNumber: 4
InputMemorySize: 25088
OutputMemorySize: 4096
System Level Properties
TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
TargetFrequency: 200
SynthesisTool: 'Xilinx Vivado'
ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
SynthesisToolChipFamily: 'Zynq UltraScale+'
SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
SynthesisToolPackageName: ''
SynthesisToolSpeedValue: ''ProcessorConfig ОбъектhPC.TargetPlatform = 'Xilinx Zynq ZC706 evaluation kit'; >> hPC.SynthesisTool = 'Xilinx Vivado'; >> hPC.TargetFrequency = 180;
Результат модификации свойств:
hPC
hPC =
Processing Module "conv"
ConvThreadNumber: 16
InputMemorySize: [227 227 3]
OutputMemorySize: [227 227 3]
FeatureSizeLimit: 1024
Processing Module "fc"
FCThreadNumber: 4
InputMemorySize: 25088
OutputMemorySize: 4096
System Level Properties
TargetPlatform: 'Xilinx Zynq ZC706 evaluation kit'
TargetFrequency: 180
SynthesisTool: 'Xilinx Vivado'
ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
SynthesisToolChipFamily: 'Zynq UltraScale+'
SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
SynthesisToolPackageName: ''
SynthesisToolSpeedValue: ''