Ускорьте алгоритм обработки видеоданных пиксельного потока в MATLAB при помощи MATLAB Coder™.

Разработайте комплексный алгоритм обработки видеоданных пиксельного потока, ускорьте его симуляцию с помощью MATLAB Coder™ и сгенерируйте HDL-код из проекта. Алгоритм улучшает обнаружение ребра от шумного цветного видео.

Сгенерируйте HDL-код из проекта MATLAB®, который делает повышение качества изображения с помощью эквализации гистограммы.

Сгенерируйте HDL-код из проекта MATLAB®, который преобразует формат изображения от RGB до YUV.

Сгенерируйте HDL-код из проекта MATLAB®, который реализует расширенный динамический диапазон алгоритм обработки изображений.

Сгенерируйте HDL-код из проекта MATLAB®, который реализует фильтр LMS. Пример также иллюстрирует, как спроектировать испытательный стенд, который уравновешивает шумовой сигнал при помощи этого фильтра.

Сгенерируйте HDL-код из проекта MATLAB®, реализующего алгоритм двоичного поиска, чтобы вычислить квадратный корень из номера в представлении с фиксированной точкой.

Сгенерируйте HDL-код от основной ведущей задержки, синхронизирующей алгоритм оценки смещения, реализованный в коде MATLAB®.

Сгенерируйте HDL-код из проекта MATLAB® что packetizes последовательность передачи.

Сгенерируйте HDL-код из кода MATLAB®, моделируя данные о передаче между передачей и получите FIFO.

Сгенерируйте HDL-код из проекта MATLAB®, который вычисляет угловую метрику при помощи метода Харриса.

Сгенерируйте HDL-код из проекта MATLAB®, который реализует адаптивный средний алгоритм фильтра и генерирует HDL-код.

Сгенерируйте HDL-код из проекта MATLAB®, который настраивает контрастность изображений путем линейного масштабирования пиксельных значений.

Используйте персистентные переменные и Системные объекты к состоянию модели и задержкам проекта MATLAB® для генерации HDL-кода.

Сгенерируйте HDL-код из кода MATLAB®, который содержит Системные объекты.

Используйте персистентные переменные и Системные объекты к состоянию модели и задержкам проекта MATLAB® для генерации HDL-кода.

Сгенерируйте HDL-код из кода MATLAB® от hdl.RAM системного объекта в MATLAB и выведите RAM в сгенерированном оборудовании.

Проверяйте, сгенерируйте и проверьте HDL-код из кода MATLAB®, который инстанцирует системного объекта квадратного корня невосстановления.

Проверяйте, сгенерируйте и проверьте HDL-код из кода MATLAB®, который инстанцирует Системного объекта Декодера Витерби.

Генерация HDL-кода от фиксированной точки проект MATLAB®, который готов к генерации кода.

Начните с проекта с плавающей точкой в MATLAB, итеративно сходитесь на эффективном проекте фиксированной точки в MATLAB и проверьте числовую точность сгенерированного проекта фиксированной точки.

Достигните своей желаемой числовой точности при преобразовании фиксированной точки код MATLAB® в код с плавающей точкой с помощью HDL Workflow Advisor.

Работа с файлами, сгенерированными во время преобразования из плавающей запятой в фиксированную запятую.

Достигните своей желаемой числовой точности при преобразовании фиксированной точки код MATLAB® в код с плавающей точкой с помощью статического анализа области значений, который помогает вычислить выведенные области значений переменных из областей значений проекта.

Генерация кода MATLAB из проекта MATLAB® с плавающей точкой, который не готов к генерации кода. Мы используем функцию 'coder.approximate', чтобы сгенерировать основанную на интерполяционной таблице функцию MATLAB. Эта недавно сгенерированная функция готова к генерации HDL-кода (не показанный в этой демонстрации).

Создайте проект HDL Coder™ и сгенерируйте код из своего проекта MATLAB®. В этом примере, вас:

Используйте интерфейс командной строки HDL Coder™, чтобы сгенерировать HDL-код из кода MATLAB®, включая преобразование из плавающей запятой в фиксированную запятую и FPGA, программируя генерацию файла.

Сгенерируйте модульный HDL-код из кода MATLAB®, который содержит функции.

Генерация HDL-кода из проекта MATLAB® с плавающей точкой, который не готов к генерации кода на двух шагах. Сначала мы используем float2fixed процесс преобразования, чтобы сгенерировать основанную на интерполяционной таблице функцию MATLAB замены. Затем эта новая заменяющая функция MATLAB используется, чтобы сгенерировать HDL-код. Однако эти два шага непрозрачны пользователю из-за пути float2fixed, и HDL Coder MATLAB вызываются.

Сгенерируйте блок MATLAB function из проекта MATLAB® для системной симуляции, генерации кода и программирования FPGA в Simulink®.

Как проверять ваши модели на совместимость генерации HDL-кода

Инстанцируйте нескольких синхронных входных портов часов верхнего уровня в HDL Coder™.

Используйте системный генератор Xilinx для DSP с HDL Coder.

Используйте Altera® DSP Builder Advanced Blockset с HDL Coder™.

Импортируйте файл, содержащий код Verilog, и сгенерируйте соответствующую модель Simulink при помощи функции importhdl. importhdl импортирует и анализирует заданные файлы Verilog, чтобы сгенерировать соответствующую модель Simulink. Код Verilog в этом примере содержит алгоритм CORDIC atan2.

В этом примере вы рассматриваете алгоритм Ориентированного на поле управления (FOC) для Постоянного магнита синхронной машины (PMSM), реализованного с помощью с одинарной точностью и полуточность типы с плавающей точкой.

Узнать, как просмотреть задержку оператора с плавающей точкой и различных способов настроить его.

Сгенерируйте модель интерфейса HDL-код и Simulink Real-Time из моделей Simscape.

Синтезируйте и сгенерируйте поток битов FPGA из модели полупериодного выпрямителя Simscape™ и загрузите поток битов на ввод-вывод FPGA Speedgoat 334-325K цель для Оборудования в цикле (HIL) реализация.

Разверните понижающий конвертер, смоделированный в Simscape к модулям Speedgoat IO с помощью скрипта Рабочего процесса HDL.

Преобразуйте модель, которая нелинейна из-за переменного резистора в коммутируемое линейное создание моделей это совместимый с Simscape к Рабочему процессу HDL.

Как диагностировать генерацию модели реализации из моделей Simscape с немногими нелинейными элементами, такими как Управление двигателем постоянного тока.

Как диагностировать генерацию модели реализации из моделей со значительными нелинейными элементами, такими как Постоянный магнит Синхронный Двигатель.

Узнать, как разделить большую сеть Simscape в несколько сетей.

Сгенерируйте HDL-код из переключенных линейных моделей Simscape.

Как разделить большую сеть Simscape в несколько сетей и сгенерировать модель реализации HDL.

Оптимизируйте область и синхронизацию модели реализации HDL, сгенерированной от Simscape при помощи оптимизации HDL Coder.

Узнать, как улучшить удобочитаемость модели при помощи сигналов шины и сгенерировать HDL-код.

Как сопоставить блоки интерполяционной таблицы, чтобы Блокировать RAM.

Используйте HDL Workflow Advisor, чтобы запустить рабочие процессы HDL от командной строки и 'Экспорта в скрипт' функциональность.

Узнайте о числовых различиях между исходными и сгенерированными моделями.

Сгенерируйте cosimulation модель в HDL Coder и интегрируйте сгенерированный HDL-код в рабочий процесс HDL Verifier™. Автоматизация cosimulation генерации модели включает бесшовную верификацию сгенерированного аппаратного проекта.

Используйте испытательный стенд SystemVerilog DPI для верификации HDL-кода, где большой набор данных требуется.

Используйте HDL Workflow Advisor, чтобы запустить рабочие процессы HDL от командной строки и 'Экспорта в скрипт' функциональность.

Отладьте сгенерированное Ядро IP HDL Coder использование функции Сбора данных FPGA HDL Verifier.

Как HDL Coder может автоматически сбалансировать задержки в модели. HDL Coder может ввести дополнительные задержки реализации HDL для данной модели. Эти задержки могут быть введены или определенными реализациями блока или оптимизацией в целях повышения эффективности аппаратных реализаций. Однако представление задержек только на определенных путях может закончиться функциональное поведение, которое отличается от исходного намерения пользовательской модели, таким образом, нарушая функциональную эквивалентность между исходной пользовательской моделью и реализацией HDL.

Сбалансируйте задержки определенных частей проекта, не балансируя задержки на целом проекте.

Примените ограничения мультивелосипедной дорожки в своем проекте, чтобы удовлетворить требования синхронизации. Используя мультивелосипедную дорожку ограничения могут сохранить область и уменьшать время выполнения синтеза. Для получения дополнительной информации смотрите разрешение - базирующаяся документация ограничений тракта мультицикла.

Как компактное использование Симулирует уровни на мульти - проект уровня может сгенерировать нежелательный HDL-код и предоставляет немного рекомендаций оптимальной генерации кода.

Улучшите удобочитаемость сгенерированного HDL-кода и оптимизируйте использование области.

Оптимизируйте неиспользуемые порты в сгенерированном HDL-коде в сочетании с избыточным логическим удалением.

Область и оптимизация синхронизации, которая упрощает константы и оптимизирует математические операции.

Используйте ресурсы RAM в своем проекте FPGA с помощью HDL Coder™.

Используйте оптимизацию потоковой передачи уровня подсистемы в HDL Coder.

Используйте оптимизацию совместного использования уровня подсистемы в HDL Coder.

Как HDL Coder™ справляется с выполнением операций в контексте конвейеризации тактовой частоты. По умолчанию, если разделение ресурсов применяется в области проекта, действующего на уровне самой быстрой основной частоты дискретизации, то локальная многоскоростная архитектура синтезируется, как описано в Разделении ресурсов Для Оптимизации области. Если совместно используемые ресурсы действуют на уровне более медленной частоты дискретизации, и конвейеризация тактовой частоты включена, то генератор кода синтезирует односкоростную архитектуру, которая описана в этом примере.

Улучшите возможности для разделения ресурсов, чтобы оптимизировать ваш проект модели путем создания определенных модификаций к проекту. Разделение ресурсов является оптимизацией HDL Coder, которая улучшает использование области в проекте на целевом устройстве FPGA. Оптимизация идентифицирует несколько функционально эквивалентных ресурсов и заменяет их на один ресурс. Для получения дополнительной информации смотрите Разделение ресурсов.

Автоматически идентифицируйте и замените повторяющиеся шаблоны при помощи Приложения Clone Detector. Следовательно, это также улучшает возможности для оптимизации модели при помощи разделения ресурсов. Приложение Clone Detector осуществляет рефакторинг модели путем идентификации клонов в проекте и заменяющий клоны на ссылки на блоки подсистемы в библиотеке. Этот пример использует модель, которая была уже изменена для оптимального разделения ресурсов при помощи Приложения Clone Detector. Чтобы узнать больше об этих модификациях, см., "Улучшают Разделение ресурсов с Модификациями Проекта".

Как использовать оптимизацию отображения RAM параметром MapPersistentVarsToRAM для блоков MATLAB function в вашей модели.

Примените оптимизацию внутри и через блоки MATLAB function с другими блоками Simulink.

Используйте распределенную конвейеризацию, чтобы оптимизировать проект для скорости в HDL Coder.

Примените конвейеризацию тактовой частоты, чтобы оптимизировать медленные пути в вашем проекте и таким образом уменьшать задержку, увеличить тактовую частоту и использование области уменьшения. Для получения дополнительной информации о том, как использовать конвейеризацию тактовой частоты, смотрите, что Тактовая частота Конвейерно обрабатывает.

То, как оптимизировать HDL-код для блоков MATLAB function для скорости путем распределения проекта, задерживается и сгенерированные настройки канала связи.

Примените оптимизацию внутри и через блоки MATLAB function с другими блоками Simulink.