Требования многоскоростной модели для генерации HDL-кода

Параметры конфигурации модели

Прежде, чем сгенерировать HDL-код, сконфигурируйте параметры своей модели с помощью hdlsetup команда. Это настраивает вашу многоскоростную модель для генерации HDL-кода. Этот раздел подводит итог, настройки применились к модели hdlsetup это относится к многоскоростной генерации кода. Они включают:

  • Опции Solver, которые рекомендуются или требуются для генерации HDL-кода:

    • Ввод: Fixed-step.

    • Solver: Discrete (no continuous states). Другие решатели фиксированного шага могли быть выбраны, но эта опция является обычно лучшей для симуляции дискретных систем.

    • Tasking mode: Должен быть явным образом установлен в SingleTasking. Не устанавливайте Tasking mode на Auto.

  • hdlsetup конфигурирует следующий Diagnostics/ Sample time опции для всех моделей:

    • Multitask rate transition: error

    • Single task rate transition: error

    В многоскоростных моделях, предназначенных для генерации HDL-кода, должны быть явным образом вставлены блоки Перехода Уровня, когда блоки, запускающиеся на различных уровнях, соединяются. Установите Multitask rate transition и Single task rate transition к error чтобы обнаружить недопустимые переходы уровня перед, код сгенерирован.

Узнать больше о настройках это hdlsetup конфигурирует, смотрите Проверку на параметры модели, которым удовлетворяют для генерации HDL-кода.

Частота дискретизации

HDL Coder™ требует на уровне наименьшего количества одной допустимой частоты дискретизации (шаг расчета> 0) должен существовать в модели. Если все уровни 0, –1, или –2, генератор кода (makehdl) и программа контроля совместимости (checkhdl) завершает работу с сообщением об ошибке.

Блоки, чтобы использовать для переходов уровня

Используйте блоки Rate Transition, а не следующие блоки, чтобы создать переходы уровня в моделях, предназначенных для генерации HDL-кода:

  • Delay

  • Tapped Delay

  • Unit Delay

  • Unit Delay Enabled

  • Zero-Order Hold

Перечисленные блоки Delay должны быть сконфигурированы, чтобы иметь те же частоты дискретизации ввода и вывода.

Блоки Zero-Order Hold должны быть сконфигурированы с наследованным (-1) шаги расчета.