MATLAB ведущее устройство AXI

Доступ к ведомой памяти AXI на плате FPGA от MATLAB^®

Доступ к местоположениям встроенной памяти из MATLAB, с помощью ведущего IP AXI MATLAB в проекте FPGA и aximaster объект. Объект соединяется с IP по JTAG, PCI Express или кабелям Ethernet, и позволяет чтению и командам записи назначать ячейки памяти ведомым устройством из командной строки MATLAB.

Чтобы использовать эту функцию, необходимо загрузить пакет аппаратной поддержки для платы FPGA. Больше документации для этой функции включено с установкой пакета поддержки. См. документацию пакета поддержки:

MATLAB ведущее устройство AXI (пакет поддержки HDL Verifier для Советов FPGA Intel)
MATLAB как ведущее устройство AXI (пакет поддержки HDL Verifier для Советов FPGA Xilinx)

Для получения информации о загрузке пакетов поддержки смотрите Пакет поддержки плат FPGA Загрузки.

Темы

Настройте для MATLAB ведущее устройство AXI

Высокоуровневые шаги для доступа к памяти на плате FPGA из MATLAB.

Рекомендуемые примеры

Access FPGA External Memory Using MATLAB as AXI Master

Доступ к внешней памяти FPGA Используя MATLAB как ведущее устройство AXI

Используйте MATLAB в качестве Ведущего устройства AXI, чтобы получить доступ к внешним памятям DDR, соединенным с FPGA. В FPGA существует контроллер памяти DDR Xilinx, который инстанцируют для доступа к памятям DDR. Этот контроллер памяти обеспечивает ведомый интерфейс AXI4 для операций чтения и операций записи другими компонентами на FPGA. MATLAB как Ведущая функция AXI обеспечивает основной компонент AXI, который может использоваться, чтобы получить доступ к любому ведомому дюйм/с AXI в FPGA.

IP Core Generation Workflow With Ethernet Based MATLAB as AXI Master: Arrow DECA MAX 10 FPGA Evaluation Kit

Рабочий процесс генерации ядра IP с основанным на Ethernet MATLAB как ведущее устройство AXI: стрела ДЕКА МАКС 10 оценочных комплектов FPGA

Использует основанный на Ethernet MATLAB, когда Ведущий IP AXI от HDL Verifier™, чтобы получить доступ к HDL Coder™ сгенерировал регистры. MATLAB как Ведущее устройство AXI обеспечивает доступ к регистрам FPGA из MATLAB непосредственно. Проект FPGA реализован на Стреле ДЕКА МАКС 10 оценочных комплектов FPGA.

Документация HDL Verifier

Поддержка

Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.