Проверьте повышенное создание фильтра косинуса Используя Simulink

Simulink и обзор примера Cosimulation Wizard

Этот пример проводит вас по основным шагам для подготовки приложения HDL Verifier™, которое использует Simulink® и симулятор HDL, чтобы проверить проект HDL, с помощью модели Simulink в качестве испытательного стенда. В этом примере вы выполняете шаги к cosimulate Simulink и симулятору HDL, чтобы проверить простой повышенный фильтр косинуса, написанный в Verilog®.

Примечание

Этот пример требует Simulink, HDL Verifier, Fixed-Point Designer™, и симулятора HDL Incisive® или ModelSim®. Этот пример предполагает, что вы считали HDL-код Импорта для HDL Блок Cosimulation.

В этом примере вы выполняете следующие шаги:

  1. Пример: настройте учебные файлы (Simulink)

  2. Пример: запустите Cosimulation Wizard (Simulink)

  3. Пример: сконфигурируйте HDL блок Cosimulation с Cosimulation Wizard

  4. Пример: создайте испытательный стенд, чтобы проверить проект HDL

  5. Пример: запустите Cosimulation и проверьте проект HDL

Пример: настройте учебные файлы (Simulink)

Чтобы помочь копиям доступа других учебных файлов, настройте папку для своей собственной учебной работы путем следования этим инструкциям:

  1. Создайте папку вне осциллографа вашей папки установки MATLAB®, в которую можно скопировать учебные файлы. Папка должна быть перезаписываема. Этот пример предполагает, что вы создаете папку под названием MyTests.

  2. Скопируйте все файлы, расположенные в следующей директории к папке, которую вы создали:

    matlabroot\toolbox\edalink\foundation\hdllink\demo_src\tutorial

    где matlabroot корневой каталог MATLAB в вашей системе.

  3. У вас теперь есть все следующие файлы в вашей рабочей директории, несмотря на то, что для этого примера вам будут нужны только два из них:

    • filter_tb.v (не используемый для этого примера)

    • mycallback_solution.m (не используемый для этого примера)

    • rcosflt_beh.v (не используемый для этого примера)

    • rcosflt_rtl.v

    • rcosflt_rtl.vhd

    • rcosflt_tb.mdl

Пример: запустите Cosimulation Wizard (Simulink)

  1. StartMatlab.

  2. Установите директорию, которую вы создали в Примере: Настройте Учебные Файлы (Simulink) как ваш текущий каталог в MATLAB.

  3. В командной строке MATLAB введите следующее:

    >>cosimWizard

    Команда запускает Cosimulation Wizard.

Пример: сконфигурируйте HDL блок Cosimulation с Cosimulation Wizard

Этот пример приводит вас через следующие страницы мастера, спроектированные, чтобы помочь вам в создании блока HDL Cosimulation.

Пример: задайте тип Cosimulation (Simulink)

В Полосе набора Cosimulation выполните следующие шаги:

  1. Оставьте набор опции HDL cosimulation with Simulink.

  2. Если вы используете ModelSim, оставляете опцию HDL Simulator как ModelSim.

    Если вы используете Острый, изменяете опцию HDL Simulator в Incisive.

  3. Оставьте опцию опции по умолчанию Use HDL simulator executables on the system path, если исполняемые файлы симулятора HDL появляются на вашем системном пути.

    Если они, исполняемый файл не появляется на пути, задают путь к симулятору HDL как описано в Типе Cosimulation — блок Simulink.

  4. Нажмите Next, чтобы перейти к странице HDL Files.

Пример: выберите HDL Files (Simulink)

На странице HDL Files выполните следующие шаги:

  1. Добавьте файлы HDL в список файлов.

    1. Нажмите Add и обзор к директории, которую вы создали в Примере: Настройте Учебные Файлы (Simulink).

    2. Для Verilog выберите rcosflt_rtl.v. Для VHDL® выберите rcosflt_rtl.vhd.

    3. Рассмотрите файл в списке файлов с типом файла, идентифицированным, как вы ожидали.

  2. Нажмите Next, чтобы перейти к странице HDL Compilation.

Пример: задайте команды компиляции HDL (Simulink)

Cosimulation Wizard перечисляет команды по умолчанию в окне Compilation Commands. Вы не должны изменять эти команды для этого примера.

Когда вы запускаете Cosimulation Wizard со своим собственным кодом, можно добавить или изменить команды компиляции в этом окне. Например, можно добавить -vlog01compat переключатель.

Пользователи ModelSim: панель Компиляции HDL будет выглядеть похожей на ту в этом рисунке:

Острые пользователи: Ваша панель Компиляции HDL будет выглядеть похожей на ту в следующем рисунке.

Нажмите Next, чтобы перейти к панели Модулей HDL.

Консоль MATLAB отображает журнал компиляции. Если ошибка происходит во время компиляции, та ошибка появляется в области Status. Измените любые настройки, вы можете, чтобы удалить ошибку прежде, чем перейти к следующему шагу.

Пример: выберите Simulation Options for Cosimulation (Simulink)

В панели Options Симуляции выполните следующие шаги:

  1. Задайте имя модуля/сущности HDL для cosimulation.

    Из выпадающего списка выберите rcosflt_rtl. Этот модуль является модулем Verilog/VHDL, который вы используете для cosimulation.

    Если вы не видите rcosflt_rtl в выпадающем списке можно ввести имя файла вручную.

  2. Для Connection method выберите Shared Memory если ваша политика брандмауэра не позволяет коммуникацию сокета TCP/IP.

    Опции симуляции теперь выглядят похожими на показанных на следующем рисунке.

    Острые пользователи: Ваши опции Модуля HDL выглядят похожими на следующую фигуру

  3. Нажмите Next, чтобы перейти к панели Портов Simulink.

    Cosimulation Wizard запускает симулятор HDL в фоновом режиме консоль с помощью заданного модуля HDL и опций симуляции. После того, как мастер запускает симулятор HDL, мастер заполняет порты ввода и вывода на модели Verilog/VHDL rcosflt_rtl и отображает их на следующем шаге.

Пример: задайте типы порта

На этом шаге Cosimulation Wizard отображает две таблицы, содержащие порты ввода и вывода rcosflt_rtl, соответственно.

Cosimulation Wizard пытается идентифицировать тип порта для каждого порта. Если мастер неправильно идентифицирует порт, можно изменить тип порта с помощью этих таблиц.

  • Для входных портов можно выбрать из Clockсбросвходной параметр, или Unused. HDL Verifier соединяется, только входные порты отметили Input к Simulink во время cosimulation.

  • HDL Verifier соединяется, выходные порты отметили Output с Simulink во время cosimulation. Мастер и Simulink игнорируют те выходные порты, отмеченные Unused во время cosimulation.

  • Можно изменить параметры для сигналов, идентифицированных как Clock и Reset на более позднем шаге.

Примите типы порта по умолчанию и нажмите Next, чтобы перейти к странице Output Port Details.

Пример: задайте детали выходного порта

На странице Output Port Details выполните следующие шаги:

  1. Установите шаг расчета filter_out к-1, чтобы наследоваться через обратное распространение.

  2. Вы видите из кода Verilog, что Cosimulation Wizard представляет выход в формате S34,29. Измените следующие поля:

    • Тип данных к Fixedpoint

    • Подайте знак Signed

    • Дробная длина к 29

    . Ваши результаты теперь выглядят похожими на следующее изображение.

  3. Нажмите Next, чтобы перейти к странице Clock/Reset Details.

Пример: установите детали часов и сброса

Для этого примера, набор часы Period (ns) к 20. Из кода Verilog вы знаете, что сброс синхронен, и активное значение равняется 1. Можно сбросить целый проект HDL во время 1 нс, инициированный фронтом. Используйте длительность 15 нс для сигнала сброса.

На странице Clock/Reset Details выполните следующие шаги:

  1. Установите период часов на 20.

  2. Оставьте или установите активное ребро на Rising.

  3. Оставьте или установите начальное значение сброса к 1.

  4. Установите длительность сигнала сброса на 15.

    Ваши часы и сброс являются теперь тем же самым как теми теми же сигналами, показанными в следующем рисунке.

  5. Нажмите Next, чтобы перейти к странице Start Time Alignment.

Пример: подтвердите выравнивание времени начала

Отображения страницы Выравнивания Времени начала график для форм волны часов и сигналов сброса. Cosimulation Wizard показывает время HDL, чтобы начать cosimulation с красной линии. Время начала является также временем, в которое Simulink получает первую входную выборку от симулятора HDL.

  1. Установите или подтвердите Выравнивание Времени начала

    Активное ребро наших часов является возрастающим ребром. Таким образом, во время 20 нс в симуляторе HDL, зарегистрированный выход повышенного фильтра косинуса устойчив. Никакое состояние состязания не существует, и время HDL по умолчанию, чтобы запустить cosimulation (20 нс) - то, что мы хотим для этой симуляции. Вы не должны вносить изменения во время начала.

  2. Нажмите Next, чтобы продолжить Блокировать Генерацию.

Пример: сгенерируйте блок

Прежде чем вы сгенерируете блок HDL Cosimulation, у вас есть опция, чтобы определить масштаб времени, прежде чем вы закончите Cosimulation Wizard. Альтернативно, можно дать HDL Verifier команду вычислить масштаб времени позже. Вычисление масштаба времени программным обеспечением верификации происходит после того, как вы соедините все порты ввода/вывода сгенерированного блока HDL Cosimulation и запустите симуляцию.

  1. Оставьте Automatically determine timescale at start of simulation выбранным (значение по умолчанию). Позже, у вас будет возможность просмотреть расчетный масштаб времени и изменение, что значение, прежде чем вы начнете симуляцию.

  2. Нажмите Finish, чтобы завершить сеанс Cosimulation Wizard.

Пример: создайте испытательный стенд, чтобы проверить проект HDL

Для этого примера вы на самом деле не создаете испытательный стенд. Вместо этого можно найти законченную модель (rcosflt_tb.mdl) в директории вы создали в Примере: Настройте Учебные Файлы (Simulink).

  1. После того, как вы нажмете Finish в Cosimulation Wizard, Simulink создает модель и заполняет ее со следующими элементами:

    • Блок HDL Cosimulation

    • Блок, чтобы перекомпилировать проект HDL (содержит ссылку на скрипт, который запускается путем двойного клика по блоку),

    • Блок, чтобы запустить симулятор HDL (содержит ссылку на скрипт, который запускается путем двойного клика по блоку),

    Оставьте модель в настоящий момент и перейдите к следующему шагу.

  2. Откройте файл rcosflt_tb, расположенный в директории вы создали в Примере: Настройте Учебные Файлы (Simulink).

    Этот файл содержит модель испытательного стенда Simulink. Вы будете использовать этот испытательный стенд, чтобы проверить проект HDL, для которого вы только сгенерировали соответствующий блок HDL Cosimulation.

  3. Добавьте блок HDL Cosimulation в тестовую модель можно следующим образом:

    1. Скопируйте блок HDL Cosimulation от недавно сгенерированной модели до этой тестовой модели.

    2. Поместите блок так, чтобы константа и преобразовала блоки, выстраиваются в линию как входные параметры с блоком HDL Cosimulation и линиями шины, как выведено.

    3. Соедините блоки в испытательном стенде с блоком HDL Cosimulation.

  4. Скопируйте блоки сценария в область ниже испытательного стенда. Ваша модель теперь выглядит похожей на это в следующем рисунке.

  5. Сохраните модель.

Пример: запустите Cosimulation и проверьте проект HDL

  1. Запуститесь симулятор HDL путем двойного клика по блоку пометил Launch HDL Simulator.

  2. Когда симулятор HDL будет готов, возвратитесь к Simulink и запустите симуляцию.

  3. Определите масштаб времени.

    Вспомните, что вы выбрали опцию Automatically determine timescale at start of simulation на последней странице Cosimulation Wizard. Поскольку вы сделали так, HDL Verifier запускает графический интерфейс пользователя Деталей Масштаба времени вместо того, чтобы запустить симуляцию.

    И симулятор HDL и Simulink производят filter_in и filter_out порты в 1 секунду. Однако их шаг расчета в симуляторе HDL должен совпасть с периодом часов (2 нс).

    1. Измените шаг расчета Simulink /rcosflt_rtl/filter_in к 1 (секунды), и нажимают Enter. Мастер затем обновляет таблицу. Следующий рисунок показывает новый масштаб времени: 1 секунда в Simulink соответствует 2e-008 s в симуляторе HDL.

    2. Нажмите OK, чтобы выйти из Деталей Масштаба времени.

  4. Перезапустите симуляцию.

  5. Проверьте результат осциллографа в тестовой модели. Осциллограф отображает и задержанную версию входа к повышенному фильтру косинуса и что выход фильтра. Если вы производите выход этого фильтра, выход непосредственно, нет "предают интерференцию символа земле", происходит

Этот шаг завершает Cosimulation Wizard для использования с примером Simulink.

Документация HDL Verifier

Поддержка

Для просмотра документации необходимо авторизоваться на сайте