Документация

Переходы уровня

Два периодических перехода частоты дискретизации могут существовать в модели:

Следующие разделы касаются моделей периодическими шагами расчета с нулевым смещением только. Другие факторы применяются к многоскоростным моделям, которые включают асинхронные задачи. Для получения дополнительной информации о том, как сгенерировать код для асинхронной многозадачности, смотрите Асинхронную Поддержку.

В многозадачных и псевдомногозадачных системах отличающиеся частоты дискретизации могут заставить блоки выполняться в неправильном порядке. Чтобы предотвратить возможные ошибки в расчетных данных, вы должны выполнение модели управления при этих переходах. При соединении быстрее и более медленные блоки, вы или механизм Simulink^® должны добавить блоки Перехода Уровня между ними. Быстрые-к-медленному переходы проиллюстрированы на следующем рисунке.

Переходы быстрого не спешения проиллюстрированы на следующем рисунке.

Проблемы передачи данных

Блоки Перехода уровня занимаются проблемами целостности данных и детерминизма, сопоставленного с передачей данных между блоками, запускающимися на различных уровнях.

Можно использовать блок Rate Transition, чтобы защитить передачи данных в приложении и сделать их детерминированными. Эти характеристики рассматриваются желательными в большинстве приложений. Однако блок Rate Transition поддерживает гибкие опции, которые позволяют вам ставить под угрозу целостность данных и детерминизм в пользу более низкой задержки. Следующий раздел обобщает эти опции.

Предположения передачи данных

При обработке передач данных между задачами генератор кода делает эти предположения:

Опции блока перехода уровня

Несколько параметров блока Rate Transition относятся к его использованию в генерации кода для выполнения в реальном времени, как обсуждено ниже. Для полного описания блока смотрите Rate Transition.

Блок Rate Transition обрабатывает периодический (быстро, чтобы замедлиться и замедлиться к быстрому) и асинхронные переходы. Когда вставлено между двумя блоками отличающихся частот дискретизации, блок Rate Transition автоматически конфигурирует свои частоты дискретизации ввода и вывода для типа перехода; вы не должны задавать, является ли переход быстрым не спешением или быстрый-к-медленному (низкий-к-высокому или высокий к низким приоритетам для асинхронных задач).

Критическое решение, которое необходимо принять в конфигурировании блока Rate Transition, является выбором механизма передачи данных, который будет использоваться между этими двумя уровнями. Ваш выбор диктуют факторы безопасности, использование памяти и эффективность. Когда диалоговое окно параметров блоков Перехода Уровня на следующем рисунке показывает, механизмом передачи данных управляют две опции.

Блок Rate Transition предлагает три режима работы относительно передачи данных. В порядке уровня безопасности:

Автоматический переход уровня

Механизм Simulink может обнаружить переходы уровня, которым не соответствуют, в многозадачной модели во время схемы обновления и автоматически вставить блоки Перехода Уровня, чтобы обработать их. Чтобы включить это, выберите параметр конфигурации модели Automatically handle rate transition for data transfer. По умолчанию этот параметр очищен. Когда вы выбираете этот параметр:

Например, в этой модели, SineWave2 имеет шаг расчета 2, и SineWave3 имеет шаг расчета 3.

Когда вы выбираете параметр конфигурации модели Automatically handle rate transition for data transfer, Simulink вставляет блок Rate Transition между каждым блоком Sine Wave и блоком продукта. Вставленные блоки имеют значения параметров, чтобы согласовать шаги расчета блока Sine Wave.

Если входной порт и частоты дискретизации данных о выходном порте в модели не являются множителями друг друга, Simulink вставляет блок Rate Transition, частота дискретизации которого является наибольшим общим делителем (GCD) этих двух уровней. Если никакой другой блок в модели не содержит этот новый уровень, ошибка происходит в процессе моделирования. В этом случае необходимо вставить блок Rate Transition вручную.

Визуализируйте вставленные блоки перехода уровня

Когда вы выбираете параметр конфигурации модели Automatically handle rate transition for data transfer, Simulink вставляет блоки Перехода Уровня в пути, которые не соответствовали уровням перехода. Эти блоки скрыты по умолчанию. Чтобы визуализировать вставленные блоки, обновите схему. Метки значка появляются в модели и указывают, где Simulink вставил блоки Перехода Уровня во время фазы компиляции. Например, в этой модели, три блока Перехода Уровня были вставлены между двумя блоками Sine wave и Мультиплексором и Интегратором, когда модель скомпилировала. ZOH и метки значка DbBuf указывают на эти блоки.

Можно показать или скрыть метки значка. Откройте вкладку Debug. В разделе Diagnostics Information Overlays/Sample Time галерея выбирают или ясный Automatic Rate Transitions.

Чтобы сконфигурировать скрытые блоки Перехода Уровня так, чтобы блоки отобразились, щелкните правой кнопкой по метке значка и нажмите Insert rate transition block.

Когда вы делаете скрытые блоки Перехода Уровня видимыми:

Подтвердите изменения в своей модели путем обновления схемы.

Чтобы узнать больше о типах блоков Перехода Уровня, смотрите Rate Transition.

Периодические переходы частоты дискретизации

Эти разделы описывают случаи, в которых блоки Перехода Уровня требуются для периодических переходов частоты дискретизации. Обсуждение и синхронизирующие схемы в этих разделах основаны на предположении, что блок Rate Transition используется в (защищенном/детерминированном) режиме его значения по умолчанию. Параметры конфигурации модели Ensure data integrity during data transfer и Ensure deterministic data transfer (maximum delay) выбраны. Это настройки, используемые для автоматически вставленных блоков Перехода Уровня.

Защитите целостность данных с volatile Ключевое слово

Когда вы выбираете параметр конфигурации модели Ensure data integrity during data transfer, код, сгенерированный для блока Rate Transition, задает глобальные буферы и семафоры и использует их, чтобы защитить целостность переданных данных.

Особенно для многозадачного приложения, задачи (уровни), вовлеченные в передачу данных, могут записать в переданные данные, буферы и семафоры время от времени, которые не может ожидать ваш компилятор. Чтобы препятствовать тому, чтобы ваш компилятор оптимизировал ассемблерный код способом, который ставит под угрозу целостность переданных данных, генератор кода применяет ключевое слово volatile к буферам и семафорам. Генератор кода не применяет volatile к глобальной переменной, которая представляет переданные данные потому что volatile буферы и семафоры обычно предлагают достаточно защиты.

С Embedded Coder^® можно явным образом применить volatile к переданным данным путем применения встроенного пользовательского класса памяти Volatile к входу блока Rate Transition. Например, можно использовать этот метод, чтобы помочь защитить целостность данных, которые внешний код совместно использует со сгенерированным кодом.

В качестве альтернативы, чтобы защитить данные, которые ваш внешний код совместно использует со сгенерированным кодом, можно записать собственные функции C, которые читают и написали данные в защищенном способе. Затем можно применить пользовательский класс памяти GetSet к данным в модели, которая заставляет сгенерированный код вызывать ваши функции вместо того, чтобы непосредственно получить доступ к данным.

Для получения дополнительной информации о применении volatile, смотрите Защищают Глобальные данные с const и энергозависимыми Спецификаторами Типа (Embedded Coder). Для получения дополнительной информации о GetSet, см. Доступ к данным Через Функции с Классом памяти GetSet (Embedded Coder).

Отдельный блочный код перехода уровня и данные из кода алгоритма и данные

Можно задать, встраивает ли генератор кода код и данные, которые это производит для блоков Перехода Уровня с типовым кодексом или помещает код и данные в отдельных функциях, которые вызывает типовой кодекс. Вы управляете этим путем выбора параметра блочного кода Перехода Уровня. Разделение блочного кода Перехода Уровня и данных из кода алгоритма и данных позволяет вам независимо анализировать, оптимизировать, и протестировать блок Rate Transition и код алгоритма. По умолчанию блочный код Перехода Уровня установлен встроенный с кодом алгоритма и данными. Можно разделить код и данные так, чтобы сгенерированный код содержал отдельный get и set функции, что model_step вызов функций и специализированная структура для данных состояния. Сгенерированный код также содержит отдельный start и initialize функции, что model_initialize вызовы функции.

open_system('rtwdemo_ratetrans');
set_param('rtwdemo_ratetrans','SystemTargetFile','ert.tlc');
set_param('rtwdemo_ratetrans','GenerateComments', 'Off');

currentDir = pwd;
[~,cgDir] = rtwdemodir();
rtwbuild('rtwdemo_ratetrans');

### Starting build procedure for: rtwdemo_ratetrans
### Successful completion of build procedure for: rtwdemo_ratetrans

Build Summary

Top model targets built:

Model              Action                       Rebuild Reason                                    
==================================================================================================
rtwdemo_ratetrans  Code generated and compiled  Code generation information file does not exist.  

1 of 1 models built (0 models already up to date)
Build duration: 0h 0m 11.257s

hfile=fullfile(cgDir, 'rtwdemo_ratetrans_ert_rtw','rtwdemo_ratetrans.h');
rtwdemodbtype(hfile,'typedef struct {','} DW;', 1, 1);

typedef struct {
  real_T OutportBufferForOut3[20];
  real_T Integrator1_DSTATE[20];
  real_T Integrator2_DSTATE[20];
  real_T Integrator3_DSTATE[20];
  real_T Integrator1_PREV_U[20];
  real_T Integrator2_PREV_U[20];
  real_T Integrator3_PREV_U[20];
  uint32_T Algorithm_PREV_T;
  struct {
    uint_T Algorithm_RESET_ELAPS_T:1;
  } bitsForTID1;

  uint8_T Integrator1_SYSTEM_ENABLE;
  uint8_T Integrator2_SYSTEM_ENABLE;
  uint8_T Integrator3_SYSTEM_ENABLE;
} DW;

cfile=fullfile(cgDir, 'rtwdemo_ratetrans_ert_rtw','rtwdemo_ratetrans.c');
rtwdemodbtype(cfile,'void rtwdemo_ratetrans_step0','void rtwdemo_ratetrans_terminate(void)', 1, 0);

void rtwdemo_ratetrans_step0(void)
{
  (rtM->Timing.RateInteraction.TID0_1)++;
  if ((rtM->Timing.RateInteraction.TID0_1) > 1) {
    rtM->Timing.RateInteraction.TID0_1 = 0;
  }

  rtwdemo_rate_DetAndIntegS2F_get(rtY.Out1);
  rtwdemo_ratetr_IntegOnlyS2F_get(rtY.Out2);
  memcpy(&rtY.Out3[0], &rtDW.OutportBufferForOut3[0], 20U * sizeof(real_T));
  rtwdemo_rate_DetAndIntegF2S_set(rtU.In1);
  rtwdemo_ratetr_IntegOnlyF2S_set(rtU.In2);
}

void rtwdemo_ratetrans_step1(void)
{
  real_T rtb_DetAndIntegF2S[20];
  real_T rtb_IntegOnlyF2S[20];
  real_T tmp;
  int32_T i;
  uint32_T Algorithm_ELAPS_T;
  rtwdemo_rate_DetAndIntegF2S_get(rtb_DetAndIntegF2S);
  rtwdemo_ratetr_IntegOnlyF2S_get(rtb_IntegOnlyF2S);
  if (rtDW.bitsForTID1.Algorithm_RESET_ELAPS_T) {
    Algorithm_ELAPS_T = 0U;
  } else {
    Algorithm_ELAPS_T = rtM->Timing.clockTick1 - rtDW.Algorithm_PREV_T;
  }

  rtDW.Algorithm_PREV_T = rtM->Timing.clockTick1;
  rtDW.bitsForTID1.Algorithm_RESET_ELAPS_T = false;
  tmp = 0.001 * (real_T)Algorithm_ELAPS_T;
  for (i = 0; i < 20; i++) {
    if (rtDW.Integrator1_SYSTEM_ENABLE == 0) {
      rtDW.Integrator1_DSTATE[i] += tmp * rtDW.Integrator1_PREV_U[i];
    }

    if (rtDW.Integrator2_SYSTEM_ENABLE == 0) {
      rtDW.Integrator2_DSTATE[i] += tmp * rtDW.Integrator2_PREV_U[i];
    }

    if (rtDW.Integrator3_SYSTEM_ENABLE == 0) {
      rtDW.Integrator3_DSTATE[i] += tmp * rtDW.Integrator3_PREV_U[i];
    }

    rtDW.OutportBufferForOut3[i] = rtDW.Integrator3_DSTATE[i];
    rtDW.Integrator1_PREV_U[i] = rtb_DetAndIntegF2S[i];
    rtDW.Integrator2_PREV_U[i] = rtb_IntegOnlyF2S[i];
    rtDW.Integrator3_PREV_U[i] = rtU.In3[i];
  }

  rtDW.Integrator1_SYSTEM_ENABLE = 0U;
  rtDW.Integrator2_SYSTEM_ENABLE = 0U;
  rtDW.Integrator3_SYSTEM_ENABLE = 0U;
  rtwdemo_rate_DetAndIntegS2F_set(rtDW.Integrator1_DSTATE);
  rtwdemo_ratetr_IntegOnlyS2F_set(rtDW.Integrator2_DSTATE);
  rtM->Timing.clockTick1++;
}

void rtwdemo_ratetrans_initialize(void)
{
  rtDW.bitsForTID1.Algorithm_RESET_ELAPS_T = true;
  rtDW.Integrator1_SYSTEM_ENABLE = 1U;
  rtDW.Integrator2_SYSTEM_ENABLE = 1U;
  rtDW.Integrator3_SYSTEM_ENABLE = 1U;
}

set_param('rtwdemo_ratetrans','RateTransitionBlockCode','Inline');
rtwbuild('rtwdemo_ratetrans')

### Starting build procedure for: rtwdemo_ratetrans
### Successful completion of build procedure for: rtwdemo_ratetrans

Build Summary

Top model targets built:

Model              Action                       Rebuild Reason                   
=================================================================================
rtwdemo_ratetrans  Code generated and compiled  Generated code was out of date.  

1 of 1 models built (0 models already up to date)
Build duration: 0h 0m 9.7127s

hfile=fullfile(cgDir, 'rtwdemo_ratetrans_ert_rtw','rtwdemo_ratetrans.h');
rtwdemodbtype(hfile, 'typedef struct {', '} DW;', 1, 1);

typedef struct {
  real_T Integrator1_DSTATE[20];
  real_T Integrator2_DSTATE[20];
  real_T Integrator3_DSTATE[20];
  real_T DetAndIntegS2F_Buffer0[20];
  volatile real_T IntegOnlyS2F_Buffer[40];
  real_T DetAndIntegF2S_Buffer[20];
  volatile real_T IntegOnlyF2S_Buffer0[20];
  real_T Integrator1_PREV_U[20];
  real_T Integrator2_PREV_U[20];
  real_T Integrator3_PREV_U[20];
  uint32_T Algorithm_PREV_T;
  struct {
    uint_T Algorithm_RESET_ELAPS_T:1;
  } bitsForTID1;

  volatile int8_T IntegOnlyS2F_ActiveBufIdx;
  volatile int8_T IntegOnlyF2S_semaphoreTaken;
  uint8_T Integrator1_SYSTEM_ENABLE;
  uint8_T Integrator2_SYSTEM_ENABLE;
  uint8_T Integrator3_SYSTEM_ENABLE;
} DW;

cfile=fullfile(cgDir, 'rtwdemo_ratetrans_ert_rtw','rtwdemo_ratetrans.c');
rtwdemodbtype(cfile,'void rtwdemo_ratetrans_step0','void rtwdemo_ratetrans_terminate(void)', 1, 0);

void rtwdemo_ratetrans_step0(void)
{
  int32_T i;
  int32_T i_0;
  (rtM->Timing.RateInteraction.TID0_1)++;
  if ((rtM->Timing.RateInteraction.TID0_1) > 1) {
    rtM->Timing.RateInteraction.TID0_1 = 0;
  }

  if (rtM->Timing.RateInteraction.TID0_1 == 1) {
    memcpy(&rtY.Out1[0], &rtDW.DetAndIntegS2F_Buffer0[0], 20U * sizeof(real_T));
  }

  i = rtDW.IntegOnlyS2F_ActiveBufIdx * 20;
  for (i_0 = 0; i_0 < 20; i_0++) {
    rtY.Out2[i_0] = rtDW.IntegOnlyS2F_Buffer[i_0 + i];
  }

  if (rtM->Timing.RateInteraction.TID0_1 == 1) {
    memcpy(&rtDW.DetAndIntegF2S_Buffer[0], &rtU.In1[0], 20U * sizeof(real_T));
  }

  if (rtDW.IntegOnlyF2S_semaphoreTaken == 0) {
    for (i = 0; i < 20; i++) {
      rtDW.IntegOnlyF2S_Buffer0[i] = rtU.In2[i];
    }
  }
}

void rtwdemo_ratetrans_step1(void)
{
  real_T rtb_IntegOnlyF2S[20];
  real_T tmp;
  int32_T i;
  uint32_T Algorithm_ELAPS_T;
  rtDW.IntegOnlyF2S_semaphoreTaken = 1;
  for (i = 0; i < 20; i++) {
    rtb_IntegOnlyF2S[i] = rtDW.IntegOnlyF2S_Buffer0[i];
  }

  rtDW.IntegOnlyF2S_semaphoreTaken = 0;
  if (rtDW.bitsForTID1.Algorithm_RESET_ELAPS_T) {
    Algorithm_ELAPS_T = 0U;
  } else {
    Algorithm_ELAPS_T = rtM->Timing.clockTick1 - rtDW.Algorithm_PREV_T;
  }

  rtDW.Algorithm_PREV_T = rtM->Timing.clockTick1;
  rtDW.bitsForTID1.Algorithm_RESET_ELAPS_T = false;
  tmp = 0.001 * (real_T)Algorithm_ELAPS_T;
  for (i = 0; i < 20; i++) {
    if (rtDW.Integrator1_SYSTEM_ENABLE == 0) {
      rtDW.Integrator1_DSTATE[i] += tmp * rtDW.Integrator1_PREV_U[i];
    }

    if (rtDW.Integrator2_SYSTEM_ENABLE == 0) {
      rtDW.Integrator2_DSTATE[i] += tmp * rtDW.Integrator2_PREV_U[i];
    }

    if (rtDW.Integrator3_SYSTEM_ENABLE != 0) {
      rtY.Out3[i] = rtDW.Integrator3_DSTATE[i];
    } else {
      rtY.Out3[i] = tmp * rtDW.Integrator3_PREV_U[i] + rtDW.Integrator3_DSTATE[i];
    }

    rtDW.Integrator1_PREV_U[i] = rtDW.DetAndIntegF2S_Buffer[i];
    rtDW.Integrator2_PREV_U[i] = rtb_IntegOnlyF2S[i];
    rtDW.Integrator3_DSTATE[i] = rtY.Out3[i];
    rtDW.Integrator3_PREV_U[i] = rtU.In3[i];
    rtDW.DetAndIntegS2F_Buffer0[i] = rtDW.Integrator1_DSTATE[i];
  }

  rtDW.Integrator1_SYSTEM_ENABLE = 0U;
  rtDW.Integrator2_SYSTEM_ENABLE = 0U;
  rtDW.Integrator3_SYSTEM_ENABLE = 0U;
  for (i = 0; i < 20; i++) {
    rtDW.IntegOnlyS2F_Buffer[i + (rtDW.IntegOnlyS2F_ActiveBufIdx == 0) * 20] =
      rtDW.Integrator2_DSTATE[i];
  }

  rtDW.IntegOnlyS2F_ActiveBufIdx = (int8_T)(rtDW.IntegOnlyS2F_ActiveBufIdx == 0);
  rtM->Timing.clockTick1++;
}

void rtwdemo_ratetrans_initialize(void)
{
  rtDW.bitsForTID1.Algorithm_RESET_ELAPS_T = true;
  rtDW.Integrator1_SYSTEM_ENABLE = 1U;
  rtDW.Integrator2_SYSTEM_ENABLE = 1U;
  rtDW.Integrator3_SYSTEM_ENABLE = 1U;
}

bdclose('rtwdemo_ratetrans');
rtwdemoclean;
cd(currentDir)