Представляет систематический подход, чтобы спроектировать информационный канал между аппаратной логикой (FPGA) и встраиваемым процессором с помощью SoC Blockset. Приложения часто делятся между аппаратной логикой и встраиваемым процессором на устройстве системы на чипе (SoC), чтобы встретить пропускной способности, задержке и требованиям к обработке. Вы спроектируете и симулируете включение целого приложения из алгоритмов процессора FPGA &, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Вы затем подтвердите проект на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Доступы к внешней памяти модели от FPGA для вращения изображения ASCII-творчества. Много приложений требуют, чтобы FPGA получил доступ к памяти случайным способом согласно требованиям алгоритма. Вы изучите, как спроектировать генерацию адреса памяти наряду с другими основными сигналами AXI4 считать и записать определенные области памяти с помощью SoC Blockset. Вы симулируете, реализуете и проверите свой проект на оборудовании.

Основанные на пакете системы распространены в радиосвязях. Данные получены по воздуху и декодируются как дискретные пакетные данные по вычислить устройству. Для данных системных требований это затрудняет, чтобы спроектировать систему и реализацию непосредственно на SoC, когда это часто включает длинные итерации отладки и интегрирования на оборудовании, поскольку аппаратные эффекты затрудняют с учетом во время проектирования. В этом примере вы спроектируете основанное на пакете приложение отслеживания самолета на основе Автоматической Зависимой Широковещательной передачи Наблюдения (ADS-B) стандарт, разделенный между FPGA и встраиваемым процессором. В отличие от традиционных методов, вы симулируете проектирование приложений с интерфейсом памяти перед реализацией на оборудовании с помощью SoC Blockset, чтобы сократить время разработки. Вы затем подтвердите проект на оборудовании автоматически сгенерированным кодом из модели.

Приложения обработки видеоданных часто хранят полную систему координат видеоданных, чтобы обработать кадр и изменить следующую систему координат. В таких проектах видеокадры хранятся во внешней памяти, в то время как ресурсы FPGA используются, чтобы обработать те же данные. В этом примере показано, как спроектировать видео приложение с вводом и выводом HDMI, выполняющим эквализацию гистограммы с помощью внешней памяти для буферизации видеокадра.

Смоделируйте моторный контроллер для устройств SoC путем разделения алгоритмов управления и калибровки между FPGA и процессором SoC.

Симулируйте выполнение задачи и как сгенерировать код и запустить его на аппаратной плате SoC.

Симулируйте и разверните алгоритм управления с обратной связью с обратной связью на MCU с помощью SoC Blockset.

Раздел приложение блока управления приводом в реальном времени на нескольких процессорах, чтобы достигнуть модульного принципа проекта и улучшал производительность управления.

Приложения обработки видеоданных часто хранят полную систему координат видеоданных, чтобы обработать кадр и изменить следующую систему координат. В таких проектах видеокадры хранятся во внешней памяти, в то время как ресурсы FPGA используются, чтобы обработать те же данные. В этом примере показано, как спроектировать видео приложение с вводом и выводом HDMI, выполняющим эквализацию гистограммы с помощью внешней памяти для буферизации видеокадра.

Представляет систематический подход, чтобы спроектировать информационный канал между аппаратной логикой (FPGA) и встраиваемым процессором с помощью SoC Blockset. Приложения часто делятся между аппаратной логикой и встраиваемым процессором на устройстве системы на чипе (SoC), чтобы встретить пропускной способности, задержке и требованиям к обработке. Вы спроектируете и симулируете включение целого приложения из алгоритмов процессора FPGA &, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Вы затем подтвердите проект на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Спроектируйте информационный канал от встраиваемого процессора до аппаратной логики (FPGA) с помощью SoC Blockset™. Спроектируйте и симулируйте включение целого приложения из FPGA и алгоритмов процессора, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Затем подтвердите проект на оборудовании путем генерации кода из модели и реализации его на устройстве Системы на чипе (SoC).

Демонстрирует, как анализировать пропускную способность памяти для приложения SoC. В интенсивно использующих память аппаратных проектах у вас может быть несколько ведущих устройств, получающих доступ к общей памяти DDR. В таких случаях важно анализировать динамическое требование всех ведущих устройств памяти, чтобы вести проект алгоритма и аппаратное требование платы для развертывания. Можно симулировать трафик памяти с помощью генераторов трафика Памяти, анализировать использование пропускной способности и проверить его на оборудовании.

Смоделируйте алгоритм, разделенный между аппаратным и программным обеспечением. Аппаратный IP реализован в матрице FPGA и инициировал программную задачу, реализованную во встраиваемом процессоре. Спроектируйте, симулируйте и реализуйте полный проект на оборудовании SoC.

Запишите реальные данные из оборудования для использования в симуляции.

Используйте зарегистрированные реальные данные в симуляции.

Симулируйте и разверните алгоритм управления с обратной связью с обратной связью на MCU с помощью SoC Blockset.

Идентифицируйте и решите вопросы относительно периферийных настроек и планирования задач рано во время разработки.

Симулируйте выполнение задачи и как сгенерировать код и запустить его на аппаратной плате SoC.

Приложения обработки видеоданных часто хранят полную систему координат видеоданных, чтобы обработать кадр и изменить следующую систему координат. В таких проектах видеокадры хранятся во внешней памяти, в то время как ресурсы FPGA используются, чтобы обработать те же данные. В этом примере показано, как спроектировать видео приложение с вводом и выводом HDMI, выполняющим эквализацию гистограммы с помощью внешней памяти для буферизации видеокадра.

Представляет систематический подход, чтобы спроектировать информационный канал между аппаратной логикой (FPGA) и встраиваемым процессором с помощью SoC Blockset. Приложения часто делятся между аппаратной логикой и встраиваемым процессором на устройстве системы на чипе (SoC), чтобы встретить пропускной способности, задержке и требованиям к обработке. Вы спроектируете и симулируете включение целого приложения из алгоритмов процессора FPGA &, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Вы затем подтвердите проект на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Демонстрирует, как анализировать пропускную способность памяти для приложения SoC. В интенсивно использующих память аппаратных проектах у вас может быть несколько ведущих устройств, получающих доступ к общей памяти DDR. В таких случаях важно анализировать динамическое требование всех ведущих устройств памяти, чтобы вести проект алгоритма и аппаратное требование платы для развертывания. Можно симулировать трафик памяти с помощью генераторов трафика Памяти, анализировать использование пропускной способности и проверить его на оборудовании.

Запишите реальные данные из оборудования для использования в симуляции.

Используйте зарегистрированные реальные данные в симуляции.

Оцените количество арифметических операторов в алгоритме, написанном в MATLAB. Анализируйте основание 2 Алгоритма бпф и сгенерируйте отчеты, показывающие использование оператора.

Анализируйте и сравните различные реализации алгоритма Simulink® на основе количества арифметических операций. Используйте SoC Blockset socModelAnalyzer функция, чтобы сгенерировать отчеты, которые показывают количество операторов для различных реализаций КИХ-Фильтра с помощью статического и выполнения во время выполнения.