Сконфигурируйте специфичную для Совета информацию о Setup

Примечание

Для подготовки плат вам не нужны кабель Ethernet или SD-карта.

Оценочная плата Xilinx Zynq-7000 ZC706

Этот рисунок показывает, как настроить оценочную плату Xilinx® Zynq®-7000 ZC706. Настраивать плату:

  1. Сконфигурируйте SW4 показанный в изображении ниже, и использовать интерфейс Digilent USB-TO-JTAG с помощью следующей таблицы настройки:

    Источник настройкиSW4 переключатель 1SW4 переключатель 2
    'none'00
    Коннектор кабеля J310
    Интерфейс Digilent USB-TO-JTAG 01
    JTAG (управляющий выводом) Заголовок J6211
  2. Включите шнур питания и затем соедините хост - компьютер с платой FPGA при помощи кабеля JTAG как показано в изображении ниже:

  3. Чтобы использовать Ethernet, смотрите, Создают Целевой объект, Который Имеет IP-адрес Интерфейса и Набора Ethernet.

  4. Чтобы узнать больше о конфигурации платы, см. Руководство пользователя оценочной платы Xilinx ZC706.

После того, как вы настроили связь с платой, чтобы запустить рабочий процесс:

  1. Создайте объект рабочего процесса при помощи имени потока битов, которое обеспечивается для платы, как упомянуто в Потоках битов Глубокого обучения Использования (Пакет Поддержки Deep Learning HDL Toolbox для FPGA Xilinx и Устройств SoC).

  2. Чтобы узнать больше о рабочем процессе, смотрите Прототипные Нейронные сети для глубокого обучения на Рабочем процессе SoCs и FPGA.

Комплект разработчика Intel Arria 10 SoC

Этот рисунок показывает, как настроить комплект разработчика Intel® Arria® 10 SoC. Настраивать плату:

  1. Включите шнур питания и затем соедините хост - компьютер с платой FPGA при помощи кабеля JTAG.

  2. Задайте настройки переключателя SW3:

    Бит 1Бит 2Бит 3Бит 4Бит 5Бит 6Бит 7Бит 8
    OffOnOnOnOnOffOffOff

  3. Соедините две сменных платы DDR4 с пазом плагина памяти.

  4. Чтобы использовать Ethernet, смотрите, Создают Целевой объект, Который Имеет IP-адрес Интерфейса и Набора Ethernet.

Этот рисунок показывает параметры конфигурации для комплекта разработчика Intel Arria 10 SoC.

Чтобы узнать больше о конфигурации платы, см. руководство пользователя Arria 10 SoC Комплекта разработчика.

После того, как вы настроили связь с платой, чтобы запустить рабочий процесс:

  1. Создайте объект рабочего процесса при помощи имени потока битов, которое обеспечивается для платы, как упомянуто в Потоках битов Глубокого обучения Использования (Пакет Поддержки Deep Learning HDL Toolbox для FPGA Intel и Устройств SoC).

  2. Чтобы узнать больше о рабочем процессе, смотрите Прототипные Нейронные сети для глубокого обучения на Рабочем процессе SoCs и FPGA.

Xilinx Zynq UltraScale + макетная плата FPGA MPSoC ZCU102

1. Настройте Xilinx Zynq UltraScale + оценочный комплект MPSoC ZCU102 как показано на рисунке ниже:

Устанавливать плату:

  1. Включите шнур питания. Если использование JTAG соединяет плату FPGA с хостом - компьютером с помощью кабеля JTAG. При использовании connect Ethernet плата FPGA к хосту - компьютеру с помощью кабеля Ethernet.

  2. Сконфигурируйте SW6 переключитесь, который показывают в изображении ниже:

    Используйте приведенную ниже таблицу настройки, чтобы сконфигурировать настройки переключателя:

    Режим начальной загрузкиКонтакты режима [3:0]SW6 Переключите положение [3:0]
    JTAG0, 0, 0, 0на, на, на, на
    QSPI320, 0, 1, 0 на, на, прочь, на
    SD1, 1, 1, 0прочь, прочь, прочь, на

    SW6 положением по умолчанию является QSPI32. Для SW6 Dip-переключатель, перемещающий переключатель к ON метка является 0.

  3. Чтобы использовать Ethernet, смотрите, Создают Целевой объект, Который Имеет IP-адрес Интерфейса и Набора Ethernet.

  4. Чтобы узнать больше о настройке оборудования ZCU102, обратитесь к документации Xilinx

После того, как вы настроили связь с платой, чтобы запустить рабочий процесс:

  1. Создайте объект рабочего процесса при помощи имени потока битов, которое обеспечивается для платы, как упомянуто в Потоках битов Глубокого обучения Использования (Пакет Поддержки Deep Learning HDL Toolbox для FPGA Xilinx и Устройств SoC).

  2. Чтобы узнать больше о рабочем процессе, смотрите Прототипные Нейронные сети для глубокого обучения на Рабочем процессе SoCs и FPGA.

Для просмотра документации необходимо авторизоваться на сайте