Класс: hdlcoder.ReferenceDesign
Пакет: hdlcoder
Добавьте и задайте интерфейс AXI4 Master
addAXI4MasterInterface(InterfaceConnection',Interface_Connection)
addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments)
addAXI4MasterInterface(InterfaceConnection',Interface_Connection, Name,Value)
addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments, Name,Value)
addAXI4MasterInterface(InterfaceConnection',
добавляет и задает интерфейс AXI4 Master для исходного проекта Intel® Qsys.Interface_Connection
)
addAXI4MasterInterface(InterfaceConnection',
добавляет и задает интерфейс AXI4 Master для исходного проекта Xilinx® Vivado®.Interface_Connection
,'TargetAddressSegments',Target_Address_Segments
)
addAXI4MasterInterface(InterfaceConnection',
добавляет и задает интерфейс AXI4 Master для исходного проекта Intel Qsys, с дополнительными опциями, заданными одним или несколькими Interface_Connection
, Name,Value
)Name,Value
парные аргументы.
addAXI4MasterInterface(InterfaceConnection',
добавляет и задает интерфейс AXI4 Master для исходного проекта Xilinx Vivado, с дополнительными опциями, заданными одним или несколькими Interface_Connection
,'TargetAddressSegments',Target_Address_Segments
, Name,Value
)Name,Value
парные аргументы.
addAXI4StreamInterface
| addClockInterface
| hdlcoder.ReferenceDesign