uvmbuild
Сгенерируйте испытательный стенд UVM из модели Simulink
Описание
uvmbuild( генерирует модуль верхней части SystemVerilog, который включает испытательный стенд Универсальной методологии верификации (UVM) и поведенческий проект под тестом (DUT). Испытательный стенд UVM включает последовательность, табло, мониторы и драйверы. dut,sequence,scoreboard)uvmbuild функциональные карты:
Подсистема Simulink® DUT к сгенерированному SystemVerilog DPI поведенческий DUT
Подсистема последовательности Simulink с блоком последовательности UVM
Подсистема табло Simulink к табло UVM
uvmbuild(___, задает опции с помощью одного или нескольких аргументов пары "имя-значение" в дополнение к входным параметрам в предыдущем синтаксисе. Например, Name,Value)'Driver','mySLTopModule/myDriver' генерирует драйвер UVM от Подсистемы Simulink, заданной как 'mySLTopModule/myDriver'.
Примеры
Используйте uvmbuild, чтобы сгенерировать Испытательный стенд UVM
Структура модели Simulink
Этот пример использует модель Simulink®, которая включает эти три подсистемы.
Подсистема последовательности, которая генерирует стимул для DUT.
Подсистема DUT, которая представляет ваш проект HDL.
Подсистема табло, которая собирает выходные параметры и проверяет их. В этом примере DUT является простым блоком задержки.
open_system('hdlv_uvmbuild');
Сгенерируйте испытательный стенд UVM
Сгенерируйте испытательный стенд UVM из этой модели Simulink, задав пути к DUT, последовательности и подсистемам табло.
uvmbuild('hdlv_uvmbuild/DUT','hdlv_uvmbuild/Sequence','hdlv_uvmbuild/Scoreboard');
Наблюдайте сгенерированный выходной сигнал
uvmbuild функция создает директорию под названием hdlv_uvmbuild_uvmbuild содержа uvm_testbench директория. uvm_testbench директория включает эти подкаталоги.
topдиректория включает модуль верхней части SystemVerilog и сгенерированные скрипты, чтобы выполниться в вашей среде симуляции HDL.DPI_dutдиректория содержит SystemVerilog-DPI поведенческий DUT.sequenceдиректория содержит сгенерированный тип транзакции последовательности и секвенсер UVM, который управляет транзакцией к DUT.scoreboardдиректория содержит сгенерированное табло UVM.uvm_artifactsдиректория содержит компоненты UVM, такие как мониторы, драйверы и агенты, требуемые для среды UVM.
Запустите сгенерированный испытательный стенд UVM
Запустите Modelsim® или Questasim в режиме GUI.
В симуляторе HDL перейдите к главной директории:
cd hdlv_uvmbuild_uvmbuild\uvm_testbench\top\В симуляторе HDL введите эту команду, чтобы запустить вашу симуляцию:
do run_tb_mq.do