S-R Latch
Поведенческая модель Фиксатора S-R
- Библиотека:
Simscape / Электрический / Интегральные схемы / Логика
Описание
Блок S-R Latch является абстрактной поведенческой моделью сброшенного набором фиксатора. Это не моделирует внутренние отдельные устройства MOSFET (см. Предположения и Ограничения для деталей). Поэтому блок запускается быстро в процессе моделирования, но сохраняет правильное поведение ввода-вывода.
Если напряжение затвора больше порогового напряжения , затем взятым входом является 1 (HIGH). В противном случае вход является нулем (LOW). Пороговое напряжение логического элемента является промежуточным между Low level input voltage () и High level input voltage (Параметры.
Выходным логическим уровнем блока является или HIGH или LOW, согласно логическим уровням входных параметров логического элемента и таблицы истинности фиксатора S-R.
| S | R | Q n |
|---|---|---|
| 0 | 0 | Q n-1 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Блок моделирует логический элемент можно следующим образом:
Входные параметры логического элемента имеют бесконечное сопротивление и конечную или нулевую емкость.
Логический элемент вывел, предлагает выбор двух моделей:
LinearиQuadratic. Для получения дополнительной информации смотрите Выбор Output Model for Logic Blocks. Используйте параметр Output current-voltage relationship, чтобы задать выходную модель.Можно задать задержку распространения обеих выходных моделей. Для
Linearвыведите, блок устанавливает значение логического элемента выходной конденсатор, таким образом, что конденсаторная резистором постоянная времени равняется значению параметров Propagation delay. ДляQuadraticвыведите, спрос на вход логического элемента изолирован, чтобы аппроксимировать значение параметров Propagation delay.
Начальные условия блока зависят от выходной выбранной модели:
Для
Linearмодель, высокое начальное условие соответствует значению параметров High level output voltage,V_OH, и низкое начальное условие соответствует значению параметров Low level output voltage,V_OL.Для
Quadraticмодель, высоким начальным условием является значение близко к значению параметров Supply voltage,Vcc, и низкое начальное условие близко к0.
Выходное напряжение блока зависит от выходной выбранной модели:
Для
Linearмодель, выход высоко является значением параметров High level output voltage, и выход низко является значением параметров Low level output voltage.Для
Quadraticмодель, выходное напряжение для Высоких и Низких состояний является функцией текущего выхода, как объяснено в Квадратичном Выходе Модели и Параметрах. Для нулевой текущей загрузки выходом высоко является Vcc (значение параметров Supply voltage), и выход низко является нулевыми вольтами.
Допущения и ограничения
Блок не моделирует внутренние отдельные устройства MOSFET, которые составляют логический элемент (за исключением итоговой пары MOSFET, если вы выбираете Quadratic опция для параметра Output current-voltage relationship). Это ограничение имеет следующие последствия:
Поведение этого блока абстрагировано. В частности, ответ, чтобы ввести шум и входные параметры, которые являются вокруг логического порогового напряжения, может быть неточным. Кроме того, динамический ответ является аппроксимированным.
Линейное понижение выходного напряжения в зависимости от текущего выхода является приближением к MOSFET или биполярному выходному поведению.
Моделирование выхода как управляемый источник напряжения является представительным для полюсного тотемом или двухтактного выходного каскада. Смоделировать устройство с открытым коллектором:
Соедините выходной контакт с основой блока NPN Bipolar Transistor или PNP Bipolar Transistor.
Установите параметр Output resistance на подходящее значение.
Порты
Сохранение
Параметры
Расширенные возможности
Смотрите также
CMOS AND | CMOS Buffer | CMOS NAND | CMOS NOR | CMOS NOT | CMOS OR | CMOS XOR | Schmitt Trigger