Базовая полоса модулятора BPSK

Модулировать сигнал с помощью метода BPSK

Библиотека:
Набор средств связи/модуляция/цифровая модуляция основной полосы частот/PM
Коммуникационный инструментарий Поддержка HDL/Модуляция/PM

Описание

Блок основной полосы частот модулятора BPSK модулирует сигнал с использованием способа двоичной фазовой манипуляции (BPSK). Выходной сигнал является представлением модулированного сигнала в основной полосе частот.

Входной сигнал должен быть дискретно-временным двоично-значным сигналом. Если входной бит равен 0 или 1, то модулированный символ является соответственно exp (jstart) или -exp (jstart), где startпредставляет параметр фазового смещения (rad).

Порты

Вход

развернуть все

`Port_1` - Входные данные
скаляр | вектор

Входной сигнал, заданный как скаляр или вектор.

Если указать скаляр, он должен быть целым числом от 0 до M - 1, где M - порядок модуляции.
Если указан вектор, элементы должны быть целыми числами от 0 до M-1 или двоичными значениями. При указании двоичного вектора число элементов должно быть целым числом, кратным количеству битов на символ. Количество битов на символ равно _log2 (M).

Продукция

развернуть все

`Port_1` - BPSK-модулированный сигнал основной полосы частот
скаляр | вектор

BPSK-модулированный сигнал основной полосы частот, возвращаемый как комплексный скаляр или вектор комплексных значений.

Типы данных: single | double | fixed point
Поддержка комплексного номера: Да

Параметры

развернуть все

`Phase offset (rad)` - Фаза нулевой точки
`0` (по умолчанию) | конечный действительный скаляр

Задайте конечный действительный скаляр для фазы нулевой точки созвездия в радианах.

Пример: pi/4

`Output data type` - Тип выходных данных
`double` (по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Тип данных вывода,. Установите для этого параметра одну из опций фиксированной точки или <data type expression> для включения параметров, в которых указываются дополнительные сведения. Задайте для этого параметра значение Inherit via back propagationдля сопоставления типа выходных данных и масштабирования со следующим блоком в модели.

Примеры модели

Cyclic Redundancy Check of Noisy BPSK Data Frames in Simulink

Циклическая избыточная проверка шумных кадров данных BPSK в Simulink

Используйте код CRC для обнаружения ошибок кадра в шумном сигнале BPSK.

Frame Synchronization Using Barker Code Preamble

Синхронизация кадров с использованием преамбулы кода Баркера

Используйте преамбулу кадра кода Баркера длиной 13 для кадровой синхронизации битов данных.

Характеристики блока

Типы данных	`Boolean` \| `double` \| `fixed point^[a]^[b]` \| `integer` \| `single`
Многомерные сигналы	`no`
Сигналы переменного размера	`yes`
^[a] ufix (ceil (log2 (M))) только на входе для M-ary модуляции. ^[b] Выходы с фиксированной точкой должны быть подписаны.

Совет

Блок базовой полосы модулятора BPSK обеспечивает возможность визуализации сигнальной совокупности из блочной маски. Эта функция визуализации созвездия позволяет визуализировать созвездие сигнала для заданных параметров блока. Дополнительные сведения см. в разделе Визуализация созвездия.

Алгоритмы

Фазовая модуляция - это метод линейной модуляции основной полосы частот, в котором сообщение модулирует фазу сигнала постоянной амплитуды. Двоичная фазовая манипуляция (BPSK) - это двухфазная схема модуляции, где 0 и 1 в двоичном сообщении представлены двумя различными фазовыми состояниями в сигнале несущей

$_{sn} (t) \sqrt{\frac{=_{}}{_{}}} 2EbTbcos_{(}_{} 2.dfct$ + δ n),

для $(n − 1_{)}_{} Tb≤t≤nTb, n = 1,2$ , 3,... где:

_{δ n} = ¼ м, m∈{0,1}.
_Eb - энергия на бит.
_Tb - длительность бита.
_fc - несущая частота.

В MATLAB ® представление основной полосы сигнала BPSK равно

$_{sn} (t)^{= e_{}} - iü n =$ cos (øn).

Сигнал BPSK имеет две фазы: 0 и δ. Вероятность битовой ошибки в канале AWGN равна

$_{Pb} = \sqrt{\frac{Q_{(}}{_{}}}$ 2EbN0),

где _N0 - спектральная плотность мощности шума.

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет единую архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
InputPipeline	Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
OutputPipeline	Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).

См. также

Объекты

comm.BPSKDemodulator | comm.BPSKModulator | comm.DBPSKModulator | comm.PSKModulator

Блоки

Базовая полоса демодулятора BPSK | Модулятор DBPSK, основная полоса частот | M-PSK модулятор основной полосы частот | Основная полоса частот модулятора QPSK

Представлен до R2006a

Документация

Базовая полоса модулятора BPSK

Описание

Порты

Вход

`Port_1` - Входные данные
скаляр | вектор

Продукция

`Port_1` - BPSK-модулированный сигнал основной полосы частот
скаляр | вектор

Параметры

`Phase offset (rad)` - Фаза нулевой точки
`0` (по умолчанию) | конечный действительный скаляр

`Output data type` - Тип выходных данных
`double` (по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Примеры модели

Циклическая избыточная проверка шумных кадров данных BPSK в Simulink

Синхронизация кадров с использованием преамбулы кода Баркера

Характеристики блока

Совет

Алгоритмы

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Объекты

Блоки

Документация по инструментам связи

Поддержка

Документация

Базовая полоса модулятора BPSK

Описание

Порты

Вход

Port_1 - Входные данные скаляр | вектор

Продукция

Port_1 - BPSK-модулированный сигнал основной полосы частот скаляр | вектор

Параметры

Phase offset (rad) - Фаза нулевой точки 0 (по умолчанию) | конечный действительный скаляр

Output data type - Тип выходных данных double (по умолчанию) | single | Inherit via back propagation | fixdt(1,16) | fixdt(1,16,0) | <data type expression>

Примеры модели

Циклическая избыточная проверка шумных кадров данных BPSK в Simulink

Синхронизация кадров с использованием преамбулы кода Баркера

Характеристики блока

Совет

Алгоритмы

Расширенные возможности

Создание кода C/C + + Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Объекты

Блоки

Документация по инструментам связи

Поддержка

`Port_1` - Входные данные
скаляр | вектор

`Port_1` - BPSK-модулированный сигнал основной полосы частот
скаляр | вектор

`Phase offset (rad)` - Фаза нулевой точки
`0` (по умолчанию) | конечный действительный скаляр

`Output data type` - Тип выходных данных
`double` (по умолчанию) | `single` | `Inherit via back propagation` | `fixdt(1,16)` | `fixdt(1,16,0)` | `<data type expression>`

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.